SU1307459A1 - Устройство дл контрол цифровых блоков - Google Patents

Abstract

Изобретение относктс  к вычислительной технике и автоматике и может быть использовано дл  контрол  многовыходных цифровых схем радиоэлектронной аппаратуры. Целью изобретени   вл етс  расширение функци .овальных возможностей устройства за счет расширени  класса контролируемых цифровых блоков. Устройство содержит многоканальный сигнатурный анализатор 1, контролируемый цифровой блок 2, узел 3 сравнени , зле- мент НЕ 4, элемент И 5, счетчик 6, группу элементов РАВНОЗНАЧНОСТЬ 7, синхровход 8, группу управл ющих входов 9 режима, вход 10 начальной установки. Элементы 3 - 7 в совокупности образуют блок 11 коррекции тестовых последовательностей. Блок 1i может быть выполнен различными способами. Его основные функции: устранение тупиковых ситуаций при зацикливании устройства на некоторых тестовых воздействи х} увеличение длины генерируемой тестовой последовательности и тем самым полноты тестировани ; устранение запрещенных комбинаций на входах контролируемого цифрового блока. 4 з.п. ф-лы, 4 ил. --1 (Л СХ5 1 сд со

Description

113

Изобретение относитс  к вычислительной технике и автоматике и может быть использовано дл  контрол  многовыходных цифровых схем радиоэлектронной аппаратуры.

Цель изобретени  - расширение функциональных возможностей путем расширени  класса контролируекых цифровых блоков.

На фиг. 1 приведена структурна  схема устройства; на фиг. 2, 3 и 4 - структурные cxeN&i того же устройства с различными вариантами блоков коррекции тестовых последовательностей .

Устройство содержит многоканальный сигнатурный анализатор 1, контролируемый цифровой блок 2, узел 3 сравнени , элемент НЕ 4, элемент И 5

счетчик 6, элементы РАВНОЗНАЧНОСТЬ 7, синхровход 8, группу управл ющих входов 9 режима коррекции„ вход 10 начальной установки. Элементы 3 7 образуют блок 11 коррекции тестовых последовательностей.

В устройстве по фиг. 2 содержитс  многоканальный сигнатурный анализатор 12, контролируемый цифровой блок 13, генератор 14 тактовых импульсов, счетный триггер 15, элемент РАВНОЗНАЧНОСТЬ 16, вход 17 начальной установки . Блок коррекции в данном случае образован элементами 14 - 16,

Устройство, структурна  схема которого приведена на фиг. 3, содержит генератор 18 тактовых импульсов, многоканальный сигнатурный анализатор 19, контролируемый цифровой блок 20, регистр 21 сдвига, сумматор 22 по модулю два и вход 23 начальной установки. Блок коррекции образован элементами 18, 21 и 22.

Устройство по фиг. 4 содержит многоканальный сигнатурный анализатор 24, контролируемый цифровой блок 25, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 26 и вход 27 управлени  ре5кимом.

Устройство по фиг. 1 работает следующим образом.

На вход 10 начальной установки устройства подаетс  сигнал, привод щий счетчик 6 и сигнатурный анализатор 1 в исходное состо ние.

На входы 9 узла 3 сравнени  из внешних устройство (например, из посто нного запоминающего устройства) подаютс  коды сигнатур, при которых необходимо произвести коррекцию

5

0

5

входной последбвательности многоканального сигнатурного анализатора 1, что необходимо дл  устранени  тупиковых ситуаций при зацикливании устройства на некоторых тестовых воздействи х; дл  увеличени  длины генерируемой тестовой последовательности и, следовательно, полноты тестировани ; дл  устранени  запрещенных комбинаций на входах контролируемого цифрового блока.

Смена кода осуществл етс , если это необходимо, через заданный промежуток времени. Если смена кодов не нужна, то настройка узла 3 сравнени  на тот или иной код осуществл етс  с помощью перемычек или путем распайки .

На вход 8 синхронизации устройства подаютс  синхроимпульсы, которые поступают на вход синхронизации сигнатурного анализатор.а 1 и второй вход элемента И 5, На первый вход элемента И 5 поступает сигнал несравнени  из узла 3 через элемент НЕ 4, запрещающий прохождение синхроимпульсов на вход счетчика 6. Многоканальный сигнатурный анализатор 1 выдает тестовые последовательности со своих выходов на входы контролируемого цифрового блока 2 и входа -узла 3 сравнени . С выходов контролируемого блока 2 последовательность сигналов поступает на первую группу входов многоканального сигнатурного анализатора 1 непосредственно и вторую группу входов многоканальнрго сигнатурного анализатора 1 через элементы РАВНОЗНАЧНОСТЬ 7. На вторых входах элементов РАВНОЗНАЧНОСТЬ 7 присутствуют в это врем  сигналы с выходов счетчика 6, установленного в начальное состо ние.

Многоканальный сигнатурный анализатор сворачивает последовательность контролируемых сигналов в сигнатуру по заданному первоначально полиному (собственному полиному),

При по влении на выходе узла 3 сравнени  сигнала О, при совпадении кодов, на вход элемента И 5 через элемент НЕ 4 поступает единичный сигнал, разрещающий прохождение синхроимпульсов с входа 8 на синхровход 5 счетчика 6, который переключаетс  в следующее состо ние. На входах элементов РАВНОЗНАЧНОСТЬ 7 измен ютс  сигналы, что соответственно приао0

5

0

5

0

дат к изменению сигналов на их выходах . Таким образом, полином свертки выходной информации с контролируемого цифрового блока 2 измен етс . Многоканальный сигнатурный анализатор 1 по следующему синхроимпульсу вырабатывает новую сигнатуру, т.е. новый тест, который поступает вновь на входы контролируемого цифрового бло- 1са 2 и узла 3 сравнени ,

С приходом прследнего синхроим-- пульса на вход 8 также осуществл етс  формирование сигнатуры и сравнение ее с заданной в узле 3 сравнени . Результат сравнени  по вл етс  на выхо - де узла 3, а сигнатуры - на выходе многоканального сигнатурного анализатора 1.

Устройство, изображенное на

на входы контролируемого цифрового блока 3, Сери  ФЗ поступает на син- хровход контролируемого цифрового блока 13 после формировани  на выходах многоканального сигнатурного анализатора 12 тестовых сигналов, После прохождени  необходимого числа тестов генератор тактовых импульсов останавливаетс  и сигнатура с выходов многоканального сигнатурного анализатора 12 подаетс  на элементы индикации.

Данное исполнение блока коррекции также в определенной степени обеспечивает устранение тупиковых ситуаций и удлинение тестовой последовательности .

Аналогичной цели служат блоки коррекции, приведенные на фиг, 3

0

25

30

фиг, 2, в котором роль блока коррек- 20 и 4. Блок (фиг, 3) представл ет собой

совокупность генератора 18 тактовых импульсов, регистра 21 сдвига и сумматора 22 по модулю два. Последние два элемента образуют генератор псевдослучайной последовательности, выходы Которого  вл ютс  выходами блока коррекции. В качестве входа начальной установки регистра используетс  вход Уст.1 дл  генерации М-последовательности,

Блок (фиг, 4) позвол ет осуществить потактовую коррекцию тестовой последовательности непосредственно подачей корректирующей последовательности на вход управлени  режимом.

Приведенными схемами не исчерпываютс  возможные варианты построени  блоков коррекции. Они могут быть реализованы практически на любых функциональных элементах: счетчиках, мультиплексорах, дешифраторах с сохранением общей выполн емой функции - осуществлени  дополнительного воздействи  на группу входов многоканального сигнатурного анализатора дл  обеспечени  приведенных выше условий .

Claims (3)

1. Формула изобретени 

   1, Устройство дл  контрол  цифровых блоков, содержащее многоканаль-г ный сигнатурный анализатор, первал группа информац.ионных входов которо- го  вл етс  первой rpynnoji информационных входов устройства дл  подключени  к первой группе выходов контролируемого блока, группа выходов

   ции выполн ет совокупность генератора тактовых импульсов, триггера и элемента РАВНОЗНАЧНОСТЬ, работает следующим образом.

   Генератор 14 тактовых импульсов обеспечивает выдачу трех серий синхроимпульсов Ф1, Ф2 и ФЗ дп  синхронизации соответственно триггера 15 многоканального сигнатурного анализатора 12 и контролируемого цифрового блока 13, При поступлении на счетный вход триггера 15 единичного импульса он переходит из О в I, а при поступлении следующего единичного импульса он переходит из 1 в О, обеспечива  выдачу на первый вход элемента равнозначность 16 О и 1 сигналов, которые через такт инвертируют выходную последовательность , поступающую с п-го выхода контролируемого цифрового блока 2 через второй вход элемента РАВНОЗНАЧНОСТЬ 16 на п-й информационный вход многоканального сигнатурного,анализатора 12, На входы многоканального анализатора 12 с первого по (п-1)-й выходные сигналы с выходов контролируемого цифрового узла 13 с первого по ()-й поступают без изменений. Сери  импульсов Ф2 генератора тактовых импульсов 14 формирует сигнатуру выходной последовательности контролируемого цифрового блока 13, сворачива  ее в многоканальном сигнатурном анализаторе 12, а также одновременно формирует тестовую последовательность , поступающую с выходов многокат- напьного сигнатурного анализатора 12

   35

   40

   45

   50

   74594

   на входы контролируемого цифрового блока 3, Сери  ФЗ поступает на син- хровход контролируемого цифрового блока 13 после формировани  на выходах многоканального сигнатурного анализатора 12 тестовых сигналов, После прохождени  необходимого числа тестов генератор тактовых импульсов останавливаетс  и сигнатура с выходов многоканального сигнатурного анализатора 12 подаетс  на элементы индикации.

   Данное исполнение блока коррекции также в определенной степени обеспечивает устранение тупиковых ситуаций и удлинение тестовой последовательности .

   Аналогичной цели служат блоки коррекции, приведенные на фиг, 3

   0

   25

   -

   30

   -

   -

   35

   -

   40

   -

   45

   -

   50

   многоканального сигнатурного анализатора  вл етс  группой информационных выходов устройства дл  подключени  к входа м контролируемого блока, отличающеес  тем, что, с целью расширени  функциональных возможностей за счет расширени  клас са контролируемых цифровых блоков, устройство содержит блок коррекции тестовых последовательностей, перва  группа информационных входов которого соединена с группой выходов многоканального сигнатурного анализатора, втора  группа информационных входов блока коррекции тестовых последова- тельностей  вл етс  второй группой информационных входов устройства дл  подключени  к второй группе выходов контролируемого блока, группа управлени  входов управлени  режимом бло- ка коррекции тестовых последовательностей  вл етс  группой входов задани  режима устройства, группа выходов блока коррекции тестовых последовательностей соединена с второй группой информационных входов многоканального сигнатурного анализатора, синхровход блока коррекции тестовых последовательностей  вл етс  синхро- входом устройства,
2. 2. Устройство по п. 1, отличающеес  тем, что блок кор

   рекции тестовых последовательностей содержит элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого  вл етс  выходом блока , первый и второй входы элемента ИСКЛЮЧАЩЕЕ ИЛИ  вл ютс  вторым информационным входом и входом управлени  режимом блока соответственно.
3. 3. Устройство по п, 1, отличающеес  тем, что блок коррекции тестовых последовательностей

   содержит счетный триггер и элемент РАВНОЗНАЧНОСТЬ, первый вход которого соединен с выходом счетного триггера счетный вход которого  вл етс  син- хровходом блока, второй вход и выход элемента РАВНОЗНАЧНОСТЬ  вл ютс  соответственно вторым информационным входом и выходом блока.

   4, Устройство поп, 1, отличающеес  тем, что блок .коррекции тестовых последовательностей содержит регистр сдвига и сумматор по модулю два, выход которого соединен с информационным входом регистра сдвига, группа выходов которого соединена с группой входов сумматора по модулю два и  вл етс  группой выходов блока, синхровход регистра Сдвига  вл етс  синхровходом блока.

   5, Устройство по п, 1, отличающеес  тем, что блок коррекции тестовых последовательностей содержит счетчик, элемент И, элемент НЕ, группу элементов РАВНОЗНАЧНОСТЬ и узел сравнени , перва  и втора  группы информационных входов которого  вл ютс  группой информационных входов и группой входов управлени  режимом блока соответственно , выход узла сравнени  через элемент НЕ подключен к первому входу элемента И, второй вход которого  вл етс  синхровходом блока, выход

   элемента И соединен со счетным входом счетчика, группа выходов которого соединена с первыми входами элементов РАВНОЗНАЧНОСТЬ группы, вторые входа и выходы которых  вл ютс  второй группой информационных входов и группой выходов блока соответственно ,

   12

   Уст.,,1

   фиг. 2

   Ф2

   ФЗ

   ГЗ

   Уст.„0

   4 ст,„0 Л

   230

   27

   офиг , 4

   Составитель С, Старчихин Редактор Л. Пчолинска  Техред Л.Олейник Корректор А. Ильин

   Заказ 1634/49Тираж 673 Подписное

   ВНИИПИ Государственного комитета СССР

   по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб,, д. 4/5

   Производственно-полиграфическое предпри тие, г, Ужгород, ул. Проектна , 4