SU1439748A1 - Шифратор - Google Patents
Шифратор Download PDFInfo
- Publication number
- SU1439748A1 SU1439748A1 SU874232016A SU4232016A SU1439748A1 SU 1439748 A1 SU1439748 A1 SU 1439748A1 SU 874232016 A SU874232016 A SU 874232016A SU 4232016 A SU4232016 A SU 4232016A SU 1439748 A1 SU1439748 A1 SU 1439748A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- register
- input
- output
- encoder
- inputs
- Prior art date
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Изобретение относитс к автоматике и вычислительной технике и может быть использовано в системах обработки и передачи цифровой информации . Цель - повышение быстродействи шифратора. Шифратор содержит блок 1 мультиплексировани , регист- ,ры 2 и 3, генератор 8 тактовых импульсов и счетчик 12. Благодар введению регистра 4, элементов ИЛИ 5 и 6, элемента И 7, триггера 9, формировател 10 импульсов, дешифратора 11 и элемента 13 задержки в шифраторе осуществл ютс погруппный опрос размеров входного кода, запоминание номера группы с единицей и сдвиг этой группы дл определени позиции единицы , что и ускор ет процесс шифра- ции. 2 ил.g
Description
4
00
со М
4
оо
Изобретение отзюситс к автоматике и вычислительной технике и может быть использовано в системах обработки и передачи цифровой информации.
Цель изобретени - повьгаение быстродействи .
На фиг, 1 изображена функциональна схема шифратора; на фиг. 2.- временные диаграммы его работы.
Шифратор содержит блок 1 мультиплексировани , первый - третий регистры 2-4, первый и второй элементы ИЛИ 5 и 6, элементы И 7, генератор 8 тактовых импульсов, триггер 9, формирователь 10 импульсов, дешифратор 11, счетчик 12 и элемент 13 задержки. Шифратор имеет вход 14 запуска, вход 15 обнулени , информационные входы 16, информационные выходы 17, управл ющий выход 18.
Общее число п информационных входов 16 шифратора (и блока 1) сгруппированы по К входов в группе. Блок 1 мультиплексировани может быть выполнен , например, на элемента И-НЕ
19с открытым коллектором и группе
20резисторов. При этом первые входы элементов 19 вл ютс соответствующими информационными входами блока 1, вторые входы каждых К элементов I9 объединены и вл ютс соответствующим адресным входом блока 1. Например,из п 256 каждые К 1 6 элементов 19 открываютс одним сигналом. Выходы i-x элементов 1 9 каждой групп{ ( i 1,10 подключенык одному из ре1зисторов группы 20 и вл ютс i-M выходом блока 1.
К информационных входов второго регистра 3 разбиты на две группы: в первую вход т первые входов, во вторую остальные. Например, при К 16 число первых информационных входов рег истра 3 равно четырем.
Формирователь 10 импульсов может быть выполнен в виде одновибратора. Длительность tn формируемого импульса лежит в пределах t 1 ц 4: Т, где Т и Т - соответственно период . повторени и длительность тактовых импульсов с генератора 8.
Элемент 13 имеет врем задержки, равное времени переключени регистра 3.
Шифратор работает следующим образом ,
В исходном состо нии триггер 9,
счетчик 2 сброшены сигналом по входу 15. Младший разр д входного кода соединен с элементом 19,1 блока 1., Опрос групп блока 1 (группы состо т из шестнадцати элементов) осуществл етс сигналами с выхода дешифратора 1. В исходном состо нии первый выход дешифратора 11, который в свою очередь открывает первую группу элементов 19.1-19.К блока 1.
5 Рассмотрим работу шифратора, когда на входах 16 находитс , например, код, который имеет единицу во втором разр де второй группы, т.е. на входе 16.18. Начинаетс работа шифратора
0 по сигналу на входе 14 (фиг. 2а), по которому запускаетс генератор 8 тактовых импульсов (ГТИ.) . По переднему фронту сигнала с выхода ГТИ 8 (фиг. 26) в регистр 2 записываетс содержимое
5 первых (младших) шестнадцати разр дов входного кода в инверсном виде (в данном примере все единицы) Тот же сигнал, пройд через элемент И 7, (триггер 9 сброшен, фиг. 2в), по поло0 жительному перепаду переписывает содержимое счетчика 12, равное нулю, в регистр 4, который предназначен дл хранени содержимого старших разр дов выходного кода. По заднему фрон- 5 ту сигнала с вькода ГТИ 8 содержимое счетчика 12 увеличитс на единицу, после чего дешифратор 11 начинает опрос второй группы входов блока 1.По очередному переднему фронту сигнала с 0 выхода ГТИ 8 в регистр 2 записьшаетс код (фиг. 2г) во всех разр дах которого , кроме второго, будут единицы, а в регистр 4 - содержимое счетчика 12 (фиг. 2д), равное единице. Сигнал 45 лot ичecкoгo нул на выходе регистра 2 вызьшает положительный перепад сигнала на выходе элемента ИЛИ 5, по которому формирователь 10 формирует импульс (фиг. 2е).
50 Сигнал с пр мого выхода формировател 10 сбрасывает счетчик 12, а сигнал с инверсного выхода устанавливает триггер 9 (фиг. 2в,д), Сигнал логического нул с инверсного выхода
55 триггера 9 открывает элемент ИЛИ 6, переключает регистр 2 в режим сдвига (фиг. 2а) и блокирует вход записи в регистр 4 (фиг. 2ж) По переднему
фронту сигнала с вькода ГТИ 8 содержимое регистра 2 сдвигаетс в сторону младших разр дов до по влени на выходе младшего разр да регистра 2 положительного перепада (фиг. 2з), который , пройд через элемент И 7, записывает в регистр 3 содержимое счетчика 12 (т.е. младшую часть выходного кода) и содержимое регистра 4 (т.е. старшую часть вькодного кода). На вход сдвига регистра 2 подаетс сигнал логической 1. Положительный перепад на выходе 18 (фиг. 2и) шифратора свидетельствует о наличии на выходах I7 значени входного кода в шестнадцатиричной системе счислени , в данном примере это код 0000...0001 0010.
Таким образом, в процессе шифра- ции входной код анализируетс погруп- пно, а не поразр дно, при этом запоминаетс номер группы с единицей на входе и производитс сдвиг этой части
ми шифратора, отличающийс тем, что, с целью повьтшни быстродействи , в шифратор введены третий регистр , формирователь импульсов, триг-- гер, элементы ИЛИ, элемент И, элемент задержки и дешифратор, выходы которого подключены к адресньв входам блока мультиплексировани , информа0 ционные входы которого вл ютс одно-, именными входами шифратора, выходы блока мультиплексировани соединены с информационными входами первого регистра, выход младшего разр да ко5 торого подключен к первым входам первого и второго элементов ИЛИ, выходы остальных разр дов первого регистра соединеы с соответствующими вторыми входами первого элемента ИЛИ,
0 выход которого подключен к входу формировател импульсов, пр мой и инверсный выходы которого соединены соответственно с первьгм входом обнулени счетчика и установочным входом
входного кода дл определени позиции 25 триггера, выход которого подключен
единицы в группе, что позвол ет существенно увеличить быстродействие шифратора.
Если в известном устройстве исполь-30 ;генератора тактовых импульсов, вход
зуетс п 256 входов, то в наихудпем случае дл определени выходного кода необходимо 256 тактов ГТИ, в то врем как в предлагаемом шифраторе при 256
входах выходной код определ етс мак- 35 шифратора, выходы счетчика подключе- симум за 32 такта ГТИ, т.е. быстродействие повьш1аетс в 8 раз. С увеличением числа входов быстродействие также будет увеличиватьс .
ны к первым информационным входам второго регистра, информационным входам третьего регистра и входам дешифратора , выход элемента И соединен с тактовым входом третьего регистра, выходы которого подключены к вторым информационным входам второго регистра , выход второго элемента ИЛИ соединен с тактовым входом второго регистра и входом элемента задержки, йыход которого вл етс управл к цим выходом шифратора.
Claims (1)
- Формула изобретениШифратор, содержащий блок мультиплексировани , генератор тактовых импульсов , выход которого подключен к тактовым входам первого регистра и 45 счетчика,. второй регистр, выходы которого вл ютс информационными выходак входу выбора режима первого регистра , второму входу второго элемента ИЛИ и первому входу элемента И, второй вход которого подключен к выходукоторого вл етс входом запуска шифратора , второй вход обнулени счетчика и вход обнулени триггера объединены и вл ютс входом обнуленишифратора, выходы счетчика подключе-ны к первым информационным входам второго регистра, информационным входам третьего регистра и входам дешифратора , выход элемента И соединен с тактовым входом третьего регистра, выходы которого подключены к вторым информационным входам второго регистра , выход второго элемента ИЛИ соединен с тактовым входом второго регистра и входом элемента задержки, йыход которого вл етс управл к цим выходом шифратора.AnOflu. .ff KSfS вPeiKufi . Sdfmcu......д eх:::::эчИХ.a... - . . . ../ЧшРежим cffffuio. R&1ksue Кб 5-I
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874232016A SU1439748A1 (ru) | 1987-04-20 | 1987-04-20 | Шифратор |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874232016A SU1439748A1 (ru) | 1987-04-20 | 1987-04-20 | Шифратор |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1439748A1 true SU1439748A1 (ru) | 1988-11-23 |
Family
ID=21299149
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874232016A SU1439748A1 (ru) | 1987-04-20 | 1987-04-20 | Шифратор |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1439748A1 (ru) |
-
1987
- 1987-04-20 SU SU874232016A patent/SU1439748A1/ru active
Non-Patent Citations (1)
Title |
---|
Патент GB № 1340078, кл. G 06 F 5/00, 1973. Авторское свидетельство СССР № 857972, кл. G 06 F 5/00, 1979. Авторское свидетельство СССР у№ 1336248, кл. Н 03 М 7/22, 1986. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1439748A1 (ru) | Шифратор | |
SU1599858A1 (ru) | Устройство дл циклического опроса инициативных сигналов | |
SU732850A1 (ru) | Устройство дл сбора и регистрации информации | |
SU1034188A1 (ru) | Пороговый элемент (его варианты) | |
SU1418715A1 (ru) | Устройство переменного приоритета | |
SU993263A1 (ru) | Устройство дл выделени последнего значащего разр да из последовательного кода | |
SU1270762A1 (ru) | Устройство дл вывода информации | |
SU758498A1 (ru) | Формирователь длительности импульсов | |
SU622172A1 (ru) | Динамическое запоминающее устройство | |
SU1180896A1 (ru) | Сигнатурный анализатор | |
SU1111150A1 (ru) | Устройство дл сопр жени двух вычислительных машин | |
SU993260A1 (ru) | Устройство дл логического управлени | |
SU1718228A1 (ru) | Устройство дл моделировани системы передачи данных | |
SU717756A1 (ru) | Устройство дл определени экстремального числа | |
SU926640A1 (ru) | Устройство дл ввода информации | |
SU1683012A1 (ru) | Устройство дл сложени и вычитани чисел по модулю | |
SU830359A1 (ru) | Распределитель | |
SU1365358A1 (ru) | Устройство дл контрол кода " @ из @ | |
SU1439744A1 (ru) | Устройство дл формировани кодовых последовательностей | |
SU1136312A1 (ru) | Преобразователь угловой скорости вала в код | |
SU1037258A1 (ru) | Устройство дл определени количества единиц в двоичном коде | |
SU494745A1 (ru) | Устройство дл синтеза многотактной схемы | |
SU907553A1 (ru) | Устройство дл моделировани процессов управлени запасами | |
SU1070541A1 (ru) | Преобразователь кода Гре в параллельный двоичный код | |
SU834691A1 (ru) | Устройство дл ввода информации |