SU1312647A2 - Запоминающее устройство с идентификацией ошибок - Google Patents
Запоминающее устройство с идентификацией ошибок Download PDFInfo
- Publication number
- SU1312647A2 SU1312647A2 SU853871616A SU3871616A SU1312647A2 SU 1312647 A2 SU1312647 A2 SU 1312647A2 SU 853871616 A SU853871616 A SU 853871616A SU 3871616 A SU3871616 A SU 3871616A SU 1312647 A2 SU1312647 A2 SU 1312647A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- block
- syndromes
- syndrome
- output
- outputs
- Prior art date
Links
Landscapes
- Error Detection And Correction (AREA)
Abstract
Изобретение относитс к вычис.читель- ной технике, может быть иснользовано при )азраб()тке :(аи()минаюн1и. устройств ЦВ. и устройств передачи информации с коррекцией мио1 ократны ошибок и вл етс со- перн1енств)иа11ием известного запомипак - И1его устройства с идентификацией он1Ибок по а. с. № 1189264. Цель изобретени повьинение надежности устройства. Уст- poiicTBO содержит накопитель 1, первый 2, второй 3 и третий 4 блоки кодировани , первый 6, второй 7 и третий 8 формирователи синдромов, блок 9 анализа синдромов , блок 10 сравнени и блок I1 посто нной пам ти. Устройство помимо основной функции, заключающейс в идентификации ошибки, возникающей в накопителе, обпаруживает блоков кодировани , формирователей синдромов, блока анализа, т.е. локализует неисправность с точностью до груниы блоков. Достоверна локализаци обеспечиваетс при 1- и 2-кратпь11х оц ибках в блоке анализа и формирователей синдромов. 1 ил.. 1 таб, 1. i 12 i (Л со ю сг Го
Description
И-и)6ретсние относитс к вычислитель- Hoii технике, может быть использовано при разработке запоминающих устройств ЦВЛ и передачи информации с коррекцией многократных он1ибок и в- , 1 етс усоверн енствованием известного запоминающего устройства с идентификацией ошибок по авт. св. ° 1189264.
Цель нзобретени - повышение надежности устройства.
На чертеже представлена структурна схема предложенного устройства.
Устройство содержит накопитель 1, идентичные первый 2, второй 3 и третий 4 блоки кодировани , блок 5 декодировани , идентичные первый 6, второй 7 и третий 8 ((формирователи синдрома, блок 9 анализа сппдромов, блок 10 сравнени и блок 1 I посто щюй пам ти, имеющий управл ющий вход 12 и выходы 13 п 14.
Вход устройства представл ет собой совокугпюст) К тин (дл К-разр дпых слов, записываемых в накопитель 1). Накопитель 1 может быть построен на любых запоминающих элементах, в частности на нолу- п()С)В()Дниковых интегральных схемах пам ти (цепи управлени записью и считыванием , а также адресные цепи накопител 1 не показапы). Блоки 2 -4 выполнены либо в виде совокупности цепочек полусумматоров , осупгествл ющих суммирование «по модулю два тех разр дов входного кода, позици м которых соответствуют единицы в соответствующей строке прове- рочпой матрицы корректирующего кода, либо в виде блоков посто нной пам ти (БПП). Последнее предночтительнее. В внде БГ1П целесообразно выполнить и блок 5 декодировани , при этом оп аналогичен блокам 2-4, а отличаетс от них только записанной в БНП информацией. Дл рассматриваемого случа К-11, емкость каж- Д01-0 из блоков 2 - 5 равна. 2 11-разр дных слов. Формирователи 6-8 состо т из К полусумматоров и выполн ют операцию «сл()же}1и по модулю два двух К-разр д- ных слов, подаваемых на их входы.
Блок 9 анализа синдромов, в отличие от известного устройства, выполнен в внде двух блоков посто нных накопителей: адресные входы одного из них соединены с выхода.мн другого, адресные входы которого соединены с выходами второго 7 формировател синдрома, управл ющие входы обоих БПП подключены к щипам разрешающих потенциалов (не показаны), а их выходы вл ютс выходами блока 9.
В режимах записи, хранени и считывани как информационные, так и контрольные разр ды устройства могут быть искажены. Это эквивалентно нрибавлению к ним «по модулю два помех,соответственно Ci и Сг. Если в накопитель 1 записывались сигналы X и , то при считывании на
выходах накопител получим соответственно сигналы Хое,, и ХоМ &ei. Эти сигналы поступают на входы блоков 3 и 5, на выходах которых соответственно возникают сигналы
(Хфе, )ОМ- и (ХОМ фе, ).,
где М - матрица, на основе которой построен блок 5 декодировани .
выходе формировател 6 получим
На сигнал
S, е, ®еОМ,
5
0
5
0
5
0
5
0
5
на выходе формировател 7 ,OM- .
Сигналы синдромов S, и S поступают на входы блока 9 анализа синдромов. Рассмотрим далее работу устройства при конкретном значении К-И и конкретных матрицах М и М , представл ющих собой матрицы инцидентности неполных сбалансированных симметричных блок-схем (11, 5, 2) Значени синдро.мов S, и S в зависимости от кратности ошибок накопител J, и значений помех е, и ег приведены в таблице.
Примечание. .Матрица-строка, состо ща из единиц и нулей и содержаща ровно j единиц, расиоложенных на произвольных позици х, обозначена через j, , 1, 2, 3.
В соответствии с таблицей, информаци записана в два БПП, вход щих в состав блока 9 анализа синдромов.
Таким образом, после поступлени с выходов первого 6 и второго 7 формирователей синдрома сигналов на входы блока 9 на его выходах но вл ютс сигналы е, и е, которые постуг1ают на входы третьего блока 4 кодировани и третьего формировател 8 сиидрома, на выходе последнего сигнал равен е,О М © ег, т.е. Sz . Этот сигнал поступает на один из входов блока К) сравнени , на другой вход которого подан сигнал Si с выхода второго 7 формировател синдрома. При правильной работе блоков 3 - 10 сигнал на выходе блока 10 равен 0|, что свидетельствует об отсутствии ошибок в блоках 3-10. Если хот бы один из них работает неправильно вследствие отказов отдельных элементов, сбоев, помех то, очевидно, сигнал на выходе блока 10 не будет равен 0. Сигнал на выходе блока 10 имеет структуру синдрома Е, Ф Е«ОЛГ так, что с помощью блока 11 можно не только обнаружить ошибку, но и идентифицировать ее составл ющие Е, и Е.
Claims (1)
- Формула изобретениЗапоминающее устройство с идентифи- ошибок но авт. св. № 1189264, отличающеес тем, что, с целью повыщени надежности устройства, в него введены третий формирователь синдрома, блок сравнени , блок посто нной пам ти и третий блок кодировани , вход которого подключен к одному из выходов блока анализа синдромов, выход - к первому входу третьего формировател синдрома, второй вход которого соединен с другим выходом блока анализа синдромов, входы блокасравнени подключены соответственно к выходам второго и третьего формирователей синдрома, а выход соединен с одним из входов блока посто нной пам ти, другой вход и выходы которого вл ютс соответственно управл ющим входом и выходами устройства.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853871616A SU1312647A2 (ru) | 1985-02-08 | 1985-02-08 | Запоминающее устройство с идентификацией ошибок |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853871616A SU1312647A2 (ru) | 1985-02-08 | 1985-02-08 | Запоминающее устройство с идентификацией ошибок |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1189264A Addition SU233674A1 (ru) | Способ получения 4-аминометил-фталазона |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1312647A2 true SU1312647A2 (ru) | 1987-05-23 |
Family
ID=21168576
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853871616A SU1312647A2 (ru) | 1985-02-08 | 1985-02-08 | Запоминающее устройство с идентификацией ошибок |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1312647A2 (ru) |
-
1985
- 1985-02-08 SU SU853871616A patent/SU1312647A2/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидстель стно СССР № 1189264, кл. О 11 С 29/00, 1984. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FR2479534A1 (fr) | Circuit de detection d'erreur pour une memoire | |
US4858038A (en) | System of disk device selector circuits for disk controller | |
US4103823A (en) | Parity checking scheme for detecting word line failure in multiple byte arrays | |
SU1312647A2 (ru) | Запоминающее устройство с идентификацией ошибок | |
US3144635A (en) | Error correcting system for binary erasure channel transmission | |
GB844308A (en) | Data transfer apparatus | |
SU1483494A2 (ru) | Запоминающее устройство с обнаружением ошибок | |
SU907588A1 (ru) | Запоминающее устройство с автономным контролем | |
SU1167659A1 (ru) | Запоминающее устройство с самоконтролем | |
SU1005193A1 (ru) | Запоминающее устройство с самоконтролем | |
SU881875A2 (ru) | Резервированное запоминающее устройство | |
SU645208A1 (ru) | Запоминающее устройство с самоконтролем | |
SU1283860A2 (ru) | Запоминающее устройство с коррекцией информации | |
SU982099A1 (ru) | Запоминающее устройство с контролем цепей коррекции ошибок | |
SU964736A1 (ru) | Запоминающее устройство с исправлением ошибок | |
SU1137540A2 (ru) | Запоминающее устройство с коррекцией однократных ошибок | |
SU649152A1 (ru) | Устройство анализа кодовых комбинаций | |
SU1536446A1 (ru) | Запоминающее устройство с контролем | |
SU974410A1 (ru) | Устройство дл записи и воспроизведени информации из блоков оперативной пам ти с коррекцией ошибки | |
SU932636A2 (ru) | Устройство дл обнаружени ошибок | |
SU1115107A1 (ru) | Запоминающее устройство с автономным контролем | |
SU809403A1 (ru) | Запоминающее устройство с авто-НОМНыМ КОНТРОлЕМ | |
SU1049968A1 (ru) | Буферное запоминающее устройство | |
SU1251188A1 (ru) | Запоминающее устройство с самоконтролем | |
SU1425790A1 (ru) | Запоминающее устройство с обнаружением ошибок |