SU1305625A2 - Программное устройство - Google Patents

Abstract

Изобретение может быть использовано при построении цифровых прог- раммньк устройств. Цель изобретени  повышение достоверности формировани  команд. Потенциал логический единицы, поступающий на вход 5 разрешает прохождение тактовых импульсов с входа 4 через элемент 3 совпадени  на счетный вход накопител  1 и одновременно разрешает работу накопителю 1, и триггеру схемы 2, фиксации команды . На выходах 6,...6к., формируютс  команды. По вление каждой последующей команды приводит к по влению соответствующей предыдущей схемы 2 фиксации команды потенциала логической единицы. Сигналы команд 6 j... 6 „., сохран ютс  до поступлени  потенциала логического нул  на вход 5 устройст- , ва. При поступлении на вход 5 устройства логической единицы цикл работы повтор етс . 2 ил. (О

Description

113

Изобретение относитс  к автоматике , может быть использовано при построении цифровых программных устройств и  вл етс  усовершенствованием устройства по авт.св. № 991361 .

Цель изобретени  - повьпиение дос- товерности формировани  команд.

На фиг.I приведена структурна  схема устройства; на фиг.2 - функциональна  схема блока фиксации команд

Устройство содержит накоцители 1, . 1 fj схемы 2 . , ,2 Фиксации команды , элемент 3 совпадени , управл ющий .тактовый вход 4, управл ющий вход 5, выхдды 6, . . .6,, ч

Схемы 2...2f., фиксации команды содержат элемент И 7, элемент ИЛИ 8, триггер 9, инвертор 10.

В исходном состо нии на управл ющем входе 5 присутствует прохождение через элемент 3 совпадени  тактовых импульсов, поступающих на вход 4, на вход накопител  1 и удерживающих триггеры этого накопител  и триггер 9 схемы 2 фиксации команды в исходном состо нии. На выходах 6...6м устройства присутствуют потенциалы ,

логического нул , которые удерживают в исходном состо нии последующие накопители 1 и триггеры 9 соот- ветствующих схем формировани  команд

Устройство работает следующим образом.

Работа устройства начинаетс  при поступлении потенциала логичес- кой единицы на управл ющий вход 5. Этот потенциал разрешает прохождение тактовых импульсов с входа 4 через элемент 3 совпадени  на счетньш вход накопител  1, и одновременно разреша ет работу накопителю i, по входу установки в ноль, а также разрешает работу триггера схемы 2,фиксации команды. Сигналы с разр дов накопител  1, поступают на входы элемента И 7 схем 2,,.,2ц)., фиксации команды, выдел ющих заданные комбинации выходных сигналов накопителей, определ ющие моменты формировани  сигнала на выходах 6,i...6|u.i .

По переднему фронту выходного сигнала элемента И 7, выход которого через элемент ИЛИ 8 соеднней с входом триггера 9, происходит установка триггера 9 в состо ние единицы. Потенциал логической единиц ; с выхода триггера 9 поступает на выход 6|

устройства и на вход установки в ноль накопител  1 , разреша  работу леднего, а также на вход триггера 9 через инвертор 10 схемы 2 фиксации команды, разреша  установку его в единичное состо ние при поступлении сигнала с выхода соответствующего элемента И 7 через элемент ИЛИ 8 на вход S данного триггера. После срабатывани  триггера 9 потенциал логической единицы с его выхода посту

устройства

I,

и cxeMV

на 5 фиксации команды, разреша  формирова- 5 ние следующей команды. Одновременно

потенциал логической единицы с выхода 6 поступает на второй вход элемента НИИ 8 схемы 2 фиксации команды и, следовательно, на вход S триггера 9, удержива  его в состо нии единицы на все врем  присутстви  сигнала на 6 . Аналогичным образом происходит (Нормирование последующих команд на выходах 6.. .6,.,; причем по вление каждой последующей команды приводит к по влению на входе S триггера 9 предьадущей схемы 2 фиксации команды потенциала логической единицы.

Сигналы команд на выходах 6, ... 6., сохран ютс  до поступлени  потенциала логического нул  на вход устройства, причем из-за наличи  потенциалов логической единицы на входах S триггеров 9 схем 2, . , .2ц, фиксации команды последние в меньшей степени подвержены воздействию помех, чем известные устройства, что обуславливает большую достоверность работы устройства. При поступлении на вход 5 потенциала логического нул  устройство возвращаетс  в исходное состо ние.

После поступлени  на вход 5 потенциала логической единицы цикл работы устройства повтор етс .

ормула изобретени 

Программное устройство по авт. ев, №991361, отличающее- с   тем, что, с целью повьпаени  достоверности формировани  команд, в нем выход каждой схемы фиксации команды соединен с управл ющим входом предыдущей схемы фиксации команды.

fe-Г

Фив.2

Редактор В.Петраш

Составитель В.Калинин Техред Л.Сердюкова

Заказ 1427/44 Тираж 371Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д.4/5

Производственно-полиграфическое предпри тие, г.Ужгород, ул.Проектна ,4

Корректор И.Муска

Claims (1)

1. Формула изобретения

   Программное устройство по авт.

   св. № 991361, отличающеес я тем, что, с целью повышения достоверности формирования команд, в нем выход каждой схемы фиксации команды соединен с управляющим входом предыдущей схемы фиксации команды.