SU1305625A2 - Program device - Google Patents
Program device Download PDFInfo
- Publication number
- SU1305625A2 SU1305625A2 SU823476539A SU3476539A SU1305625A2 SU 1305625 A2 SU1305625 A2 SU 1305625A2 SU 823476539 A SU823476539 A SU 823476539A SU 3476539 A SU3476539 A SU 3476539A SU 1305625 A2 SU1305625 A2 SU 1305625A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- command
- potential
- logical unit
- trigger
- Prior art date
Links
Landscapes
- Feedback Control In General (AREA)
Abstract
Изобретение может быть использовано при построении цифровых прог- раммньк устройств. Цель изобретени повышение достоверности формировани команд. Потенциал логический единицы, поступающий на вход 5 разрешает прохождение тактовых импульсов с входа 4 через элемент 3 совпадени на счетный вход накопител 1 и одновременно разрешает работу накопителю 1, и триггеру схемы 2, фиксации команды . На выходах 6,...6к., формируютс команды. По вление каждой последующей команды приводит к по влению соответствующей предыдущей схемы 2 фиксации команды потенциала логической единицы. Сигналы команд 6 j... 6 „., сохран ютс до поступлени потенциала логического нул на вход 5 устройст- , ва. При поступлении на вход 5 устройства логической единицы цикл работы повтор етс . 2 ил. (ОThe invention can be used in the construction of digital software devices. The purpose of the invention is improving the reliability of the formation of teams. The logical unit potential input to input 5 permits the passage of clock pulses from input 4 through element 3 to the counting input of accumulator 1 and at the same time enables operation of accumulator 1 and the trigger of circuit 2 for fixing the command. At outputs 6, ... 6k., Teams are formed. The occurrence of each subsequent command leads to the appearance of the corresponding previous scheme 2 of fixing the command of the potential of a logical unit. The signals of the commands 6 j ... 6 "., Are preserved until the potential of the logic zero arrives at the input 5 of the device, v. When a logical unit arrives at device 5 input 5, the operation cycle is repeated. 2 Il. (ABOUT
Description
113113
Изобретение относитс к автоматике , может быть использовано при построении цифровых программных устройств и вл етс усовершенствованием устройства по авт.св. № 991361 . The invention relates to automation, can be used in the construction of digital software devices and is an improvement of the device according to the author. No. 991361.
Цель изобретени - повьпиение дос- товерности формировани команд.The purpose of the invention is to follow the credibility of the formation of teams.
На фиг.I приведена структурна схема устройства; на фиг.2 - функциональна схема блока фиксации командFig. I shows the block diagram of the device; figure 2 - functional diagram of the block fixing commands
Устройство содержит накоцители 1, . 1 fj схемы 2 . , ,2 Фиксации команды , элемент 3 совпадени , управл ющий .тактовый вход 4, управл ющий вход 5, выхдды 6, . . .6,, чThe device contains rolls 1,. 1 fj of circuit 2. ,, 2 Command latching, coincidence element 3, control input 4, control input 5, output 6,. . .6 ,, h
Схемы 2...2f., фиксации команды содержат элемент И 7, элемент ИЛИ 8, триггер 9, инвертор 10.Schemes 2 ... 2f., The command fixations contain the element AND 7, the element OR 8, the trigger 9, the inverter 10.
В исходном состо нии на управл ющем входе 5 присутствует прохождение через элемент 3 совпадени тактовых импульсов, поступающих на вход 4, на вход накопител 1 и удерживающих триггеры этого накопител и триггер 9 схемы 2 фиксации команды в исходном состо нии. На выходах 6...6м устройства присутствуют потенциалы ,In the initial state, at the control input 5 there is a passage through element 3 of the coincidence of clock pulses arriving at input 4, to the input of accumulator 1 and holding the triggers of this accumulator and trigger 9 of the command fixing circuit 2 in the initial state. At the outputs 6 ... 6m of the device there are potentials
логического нул , которые удерживают в исходном состо нии последующие накопители 1 и триггеры 9 соот- ветствующих схем формировани командlogical zero, which keep in the initial state the subsequent accumulators 1 and the triggers 9 of the corresponding command generation schemes
Устройство работает следующим образом.The device works as follows.
Работа устройства начинаетс при поступлении потенциала логичес- кой единицы на управл ющий вход 5. Этот потенциал разрешает прохождение тактовых импульсов с входа 4 через элемент 3 совпадени на счетньш вход накопител 1, и одновременно разреша ет работу накопителю i, по входу установки в ноль, а также разрешает работу триггера схемы 2,фиксации команды. Сигналы с разр дов накопител 1, поступают на входы элемента И 7 схем 2,,.,2ц)., фиксации команды, выдел ющих заданные комбинации выходных сигналов накопителей, определ ющие моменты формировани сигнала на выходах 6,i...6|u.i .The operation of the device begins when the potential of a logical unit arrives at control input 5. This potential allows the passage of clock pulses from input 4 through element 3 of coincidence to the counting input of accumulator 1, and at the same time enables operation of accumulator i, at the installation input to zero, and also enables the trigger scheme 2, latching the command. Signals from bits of accumulator 1 are fed to the inputs of element 7 of schemes 2 ,,., 2c.), Fixing commands that select specific combinations of output signals of accumulators that determine the moments of formation of a signal at outputs 6, i ... 6 | ui .
По переднему фронту выходного сигнала элемента И 7, выход которого через элемент ИЛИ 8 соеднней с входом триггера 9, происходит установка триггера 9 в состо ние единицы. Потенциал логической единиц ; с выхода триггера 9 поступает на выход 6|On the leading edge of the output signal of the element And 7, whose output through the element OR 8 is connected to the input of the trigger 9, the trigger 9 is set to the state of one. Potential logical units; from trigger 9 output goes to output 6 |
устройства и на вход установки в ноль накопител 1 , разреша работу леднего, а также на вход триггера 9 через инвертор 10 схемы 2 фиксации команды, разреша установку его в единичное состо ние при поступлении сигнала с выхода соответствующего элемента И 7 через элемент ИЛИ 8 на вход S данного триггера. После срабатывани триггера 9 потенциал логической единицы с его выхода посту device and the input to the installation of zero drive 1, allowing the work of the latter, as well as the input of the trigger 9 through the inverter 10 of the command fixing circuit 2, allowing it to be set to one when the signal from the output of the corresponding element AND 7 is received through the element OR 8 to the input S given trigger. After trigger trigger 9, the potential of a logical unit from its output to the post
устройстваdevices
I,I,
и cxeMVand cxeMV
на 5 фиксации команды, разреша формирова- 5 ние следующей команды. Одновременноfor 5 fixing the team, allowing the formation of the next team. At the same time
потенциал логической единицы с выхода 6 поступает на второй вход элемента НИИ 8 схемы 2 фиксации команды и, следовательно, на вход S триггера 9, удержива его в состо нии единицы на все врем присутстви сигнала на 6 . Аналогичным образом происходит (Нормирование последующих команд на выходах 6.. .6,.,; причем по вление каждой последующей команды приводит к по влению на входе S триггера 9 предьадущей схемы 2 фиксации команды потенциала логической единицы.the potential of the logical unit from output 6 is fed to the second input of the element of the scientific research institute 8 of the command fixing circuit 2 and, consequently, to the input S of the trigger 9, keeping it in the state of unity for the entire time the signal is present at 6. Similarly, occurs (normalization of subsequent commands at the outputs 6 .. .6,.,; And the occurrence of each subsequent command leads to the appearance at the input S of the flip-flop 9 of the preceding circuit 2 of fixing the command of the potential of the logical unit.
Сигналы команд на выходах 6, ... 6., сохран ютс до поступлени потенциала логического нул на вход устройства, причем из-за наличи потенциалов логической единицы на входах S триггеров 9 схем 2, . , .2ц, фиксации команды последние в меньшей степени подвержены воздействию помех, чем известные устройства, что обуславливает большую достоверность работы устройства. При поступлении на вход 5 потенциала логического нул устройство возвращаетс в исходное состо ние.The command signals at the outputs 6, ... 6. are stored until the potential of the logical zero arrives at the input of the device, moreover, due to the presence of the potentials of the logical unit at the inputs S of the flip-flops 9 of the circuits 2,. .2c, the fixation of the command of the latter is less susceptible to interference than the known devices, which leads to greater reliability of the device. When a potential zero logical input is received at input 5, the device returns to the initial state.
После поступлени на вход 5 потенциала логической единицы цикл работы устройства повтор етс .After the arrival of the potential 5 of the logical unit, the operation cycle of the device is repeated.
ормула изобретени formula of invention
Программное устройство по авт. ев, №991361, отличающее- с тем, что, с целью повьпаени достоверности формировани команд, в нем выход каждой схемы фиксации команды соединен с управл ющим входом предыдущей схемы фиксации команды.Software device auth. EV, No. 991361, characterized in that, in order to determine the accuracy of the formation of commands, in it the output of each command latching circuit is connected to the control input of the previous command latching circuit.
fe-Гfe-g
Фив.2Thebes.2
Редактор В.ПетрашEditor V. Petrash
Составитель В.Калинин Техред Л.СердюковаCompiled by V. Kalinin Tehred L. Serdyukova
Заказ 1427/44 Тираж 371ПодписноеOrder 1427/44 Circulation 371Subscription
ВНИИПИ Государственного комитета СССРVNIIPI USSR State Committee
по делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д.4/5for inventions and discoveries 113035, Moscow, Zh-35, Raushsk nab., 4/5
Производственно-полиграфическое предпри тие, г.Ужгород, ул.Проектна ,4Production and printing company, Uzhgorod, Projecto st., 4
Корректор И.МускаProofreader I. Muska
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823476539A SU1305625A2 (en) | 1982-07-22 | 1982-07-22 | Program device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823476539A SU1305625A2 (en) | 1982-07-22 | 1982-07-22 | Program device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU991361 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1305625A2 true SU1305625A2 (en) | 1987-04-23 |
Family
ID=21024415
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU823476539A SU1305625A2 (en) | 1982-07-22 | 1982-07-22 | Program device |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1305625A2 (en) |
-
1982
- 1982-07-22 SU SU823476539A patent/SU1305625A2/en active
Non-Patent Citations (1)
Title |
---|
Обухов Ю.О. и др. Микроэлектронные устройства программного и логического управлени . - М.: Машиностроение, 1979, с. 61, рис. 42. Авторское свидетельство СССР № 991361, кл. G 04 С 23/00, Н 03 К 17/296, 1980. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0162932A2 (en) | Data processing system with output switching circuit | |
SU1305625A2 (en) | Program device | |
US4691121A (en) | Digital free-running clock synchronizer | |
JPH07193492A (en) | Synchronous binary counter | |
JPH0457246B2 (en) | ||
US4244028A (en) | Digital microprocessor having a time-shared adder | |
JPS6348456B2 (en) | ||
SU1361550A1 (en) | Microprogram automatic unit | |
SU978327A1 (en) | T flip-flop | |
SU1580535A2 (en) | Ternary counting device | |
SU1223352A2 (en) | Device for eliminating contact chatter effect | |
SU995335A1 (en) | Reversible pulse counter | |
JPS6472394A (en) | Synchronous type semiconductor storage device | |
JPH0730380A (en) | Latch circuit and logic circuit using the same | |
SU1225007A2 (en) | Contactless switch | |
SU1622935A1 (en) | Asynchronous distributor | |
SU1677858A1 (en) | Asynchronous distributor | |
SU1254482A1 (en) | Device for generating address of command | |
KR930002257B1 (en) | System clock generating circuit | |
SU1451698A1 (en) | Device for shaping remainder from number by arbitrary modulo | |
SU652618A1 (en) | Memory cell for shift register | |
SU1336219A1 (en) | Twin-signal sequence converter | |
SU1465997A1 (en) | High-voltage switch | |
SU517162A1 (en) | Memory element with three stable states | |
SU576662A1 (en) | Divider by 7 |