SU1256046A1 - Аналого-цифровое делительное устройство - Google Patents

Аналого-цифровое делительное устройство Download PDF

Info

Publication number
SU1256046A1
SU1256046A1 SU843840758A SU3840758A SU1256046A1 SU 1256046 A1 SU1256046 A1 SU 1256046A1 SU 843840758 A SU843840758 A SU 843840758A SU 3840758 A SU3840758 A SU 3840758A SU 1256046 A1 SU1256046 A1 SU 1256046A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
signal
comparison unit
code
Prior art date
Application number
SU843840758A
Other languages
English (en)
Inventor
Игорь Абрамович Курковский
Фуад Мурсал Оглы Исмаилов
Инна Исааковна Элькинд
Original Assignee
Научно-Производственное Объединение Космических Исследований При Ан Азсср
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Научно-Производственное Объединение Космических Исследований При Ан Азсср filed Critical Научно-Производственное Объединение Космических Исследований При Ан Азсср
Priority to SU843840758A priority Critical patent/SU1256046A1/ru
Application granted granted Critical
Publication of SU1256046A1 publication Critical patent/SU1256046A1/ru

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

Изобретение относитс  к автоматике и вычислительной технике. Устройство содержит два преобразовател  код-напр жение, два блока сравнени , два элемента И, генератор тактовых импульсов, счетчик, сдвиговый регистр и элемент НЕ. Повышение быстродействи  при делении большего сигнала на меньший достигаетс  на основе предварительного уменьшени  сигнала делимого до напр жени , меньшего или равного сигналу делител , и последуюш,его определени  кода результата делени  на основе уравновешивани  сигналов, поступаюших на первый блок сравнени . При этом разделение во времени реализуетс  по результату сравнени  сигналов на втором блоке сравнени , выходной сигнал которого управл ет работой элементов И. I ил. S to СП о 4ib О5

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано при обработке информации в аналого-цифровых вычислительных системах.
Целью изобретени   вл етс  повышение быстродействи  при делении большего сигнала на меньший.
На чертеже изображена блок-схема аналого-цифрового делительного устройства.
Устройство содержит первый преобразователь 1 код - напр жение, первый блок 2 сравнени , первый элемент И 3, генератор 4 тактовых импульсов, счетчик 5, сдвиговый регистр 6, второй преобразователь 7 код- напр жение, второй блок 8 сравнени , второй элемент И 9 и элемент НЕ 10.
Аналого-цифровое делительное устройст- во работает следуюш,им образом.
В исходном состо нии счетчик 5 обнулен . В старший разр д сдвигового регистра 6 занесена «1, а на выходе преобразовател  7 код-напр жение - сигнал Us, равный сигналу делимого Ui.
Если , т. е. сигнал делимого Ui меньше сигнала делител  Uz, то второй элемент И 9 закрыт сигналом с выхода второго блока 8 сравнени , а первый элемент и 3 открыт сигналами с выхода пер- вого блока 2 сравнени  и с выхода элемента НЕ 10. Импульсы с генератора 4 тактовых импульсов поступают через первый элемент И 3 на счетчик 5, выходы которого подключены к цифровому входу преобразовател  1 код-напр жение. Процесс продол- жаетс  до тех пор, пока не сработает первый блок 2 сравнени  и не закроет первый элемент И 3. При этом в счетчике 5 находитс  код результата делени .
Если , т. е. сигнал делимого больше сигнала делител , то первый элемент И 3 закрыт сигналом, поступающим с выхода второго блока 8 сравнени  через элемент НЕ 10 на третий вход элемента И 3, а второй элемент И 9 открыт сигналом с выхода второго блока 8 сравнени . Импульсы с генератора 4 тактовых импульсов поступают через второй элемент И 9 на сдвиговый регистр 6 и сдвигают «1 из старшего разр да в последующие до тех пор, пока напр жение из на выходе второго преобразовател  7 код - напр жение настанет меньше напр жени  U2. В этот момент срабатывает второй блок 8 сравнени , второй элемент И 9 закрываетс  сигналом с выхода второго блока 8 сравнени , а первый элемент И 3 открываетс  сигналом, поступающим с выхода второго блока 8 сравне- нни  через элемент НЕ 10 на третий вход элемента И 3. При этом на первом входе первого блока 2 сравнени  сигнал делител  устройства U2, а на втором входе сигнал Uj -, где п - количество, сдвигов
сдвигового регистра 6. Поскольку U., U счетчик 5 начинает счет импульсов, поступающих с генератора 4 тактовых импульсов, преобразователь 1 преобразует их число в напр жение до тех пор, пока не сработает блок 2 сравнени  и не закроет первый элемент И 3.
При этом процесс делени  заканчиваетс . В счетчике 5 находитс  код результата делени , а в регистре 6 запоминаетс  число сдвигов сдвигового регистра 6 с целью дешифрации зап той результата делени .
Таким образом, при делении большего сигнала на меньший быстродействие повышаетс  благодар  тому, что в начале осуществл етс  сдвиг «1 из старщего разр да регистра в последующие каждым тактовым импульсом генератора, а не сигналом «Единица переполнени  с выхода счетчика импульсов, до тех пор, пока сигнал делимого не станет меньше или равным сигналу делител , а затем осуществл етс  сравнение величин напр жений с выходов двух преобразователей код - напр жение первым блоком сравнени .

Claims (1)

  1. Формула изобретени 
    Аналого-цифровое делительное устройство , содержашее генератор тактовых импульсов , подключенный выходом к первому входу первого элемента И, соединенного вторым входом с выходом первого блока сравнени , а выходом - со счетным входом счетчика, выходы разр дов которого подключены к цифровому входу первого преобразовател  код - напр жение, соединенного аналоговым входом с входом сигнала делител  устройства, а выходом - с первым входом первого блока сравнени , второй вход которого подключен к выходу второго преобразовател  код - напр жение, соединенного цифровым входом с выходами разр дов сдвигового регистра, а аналоговым входом - с входом сигнала делимого устройства, отличающеес  тем, что, с целью повышени  быстродействи  при делении большего сигнала на меньший, в него дополнительно введены второй элемент И, элемент НЕ и второй блок сравнени , подключенный входами к выходу второго преобразовател  код-напр жение и входу сигнала делител  устройства, а выходом - к первому входу второго элемента И и входу элемента НЕ, выход которого соединен с третьим входом первого элемента И, причем второй элемент И подключен вторым входом к выходу генератора тактовых импульсов , а выходом - к тактовому входу сдвигового регистра.
SU843840758A 1984-12-25 1984-12-25 Аналого-цифровое делительное устройство SU1256046A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843840758A SU1256046A1 (ru) 1984-12-25 1984-12-25 Аналого-цифровое делительное устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843840758A SU1256046A1 (ru) 1984-12-25 1984-12-25 Аналого-цифровое делительное устройство

Publications (1)

Publication Number Publication Date
SU1256046A1 true SU1256046A1 (ru) 1986-09-07

Family

ID=21157446

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843840758A SU1256046A1 (ru) 1984-12-25 1984-12-25 Аналого-цифровое делительное устройство

Country Status (1)

Country Link
SU (1) SU1256046A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 879602, кл. G 06 G 7/161, 1980. Авторское свидетельство СССР № 511598, кл. G 06 G 7/16, 1974. Авторское свидетельство СССР № 809225, кл. G 06 G 7/163, 1979. *

Similar Documents

Publication Publication Date Title
SU1256046A1 (ru) Аналого-цифровое делительное устройство
SU1208607A1 (ru) Преобразователь двоичного кода
SU1091157A1 (ru) Устройство дл вычислени процентного отношени двух чисел
SU368598A1 (ru) Преобразователь двоично-десятичного кода «12222» в унитарный код
SU902249A1 (ru) Преобразователь интервала времени в цифровой код
SU1130858A1 (ru) Преобразователь двоичного кода в двоично-дес тичный
SU1596322A1 (ru) Устройство дл возведени в квадрат двоичных чисел
SU1396280A2 (ru) Преобразователь двоичного кода в двоично-дес тичный код угловых единиц
SU1739481A1 (ru) Устройство дл предварительной фильтрации входных сигналов узкополосных цифровых фильтров
SU1277387A2 (ru) Делитель частоты следовани импульсов
SU1368994A1 (ru) Преобразователь двоичного кода в двоично-дес тичный
SU1702396A1 (ru) Распределитель импульсов
SU903893A1 (ru) Цифровой коррелометр
SU842810A1 (ru) Двоичный делитель частоты
SU951280A1 (ru) Цифровой генератор
SU1169170A1 (ru) Преобразователь цифрового кода в частоту следовани импульсов
SU1153323A1 (ru) Преобразователь двоичного кода в двоично-дес тичный код
SU1280615A1 (ru) Устройство дл возведени двоичных чисел в квадрат /его варианты/
SU1168922A1 (ru) Преобразователь кода
SU995314A1 (ru) Двухканальный аналого-цифровой преобразователь
SU744561A1 (ru) Устройство дл выделени значащего разр да
SU970706A1 (ru) Счетное устройство
SU1367163A1 (ru) Преобразователь последовательного двоичного кода в число-импульсный код
SU980279A1 (ru) Преобразователь интервала времени в цифровой код
SU391587A1 (ru) Преобразователь интервала времени в цифровой код