SU1252936A1 - Преобразователь логических уровней - Google Patents
Преобразователь логических уровней Download PDFInfo
- Publication number
- SU1252936A1 SU1252936A1 SU853860940A SU3860940A SU1252936A1 SU 1252936 A1 SU1252936 A1 SU 1252936A1 SU 853860940 A SU853860940 A SU 853860940A SU 3860940 A SU3860940 A SU 3860940A SU 1252936 A1 SU1252936 A1 SU 1252936A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- transistor
- output
- collector
- converter
- base
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Abstract
Изобретение относитс к импульсной технике и может быть использовано дл согласовани уровней логических сигналов схем МЦП-логики с различными элементами на бипол рных транзисторах. Целью изобретени вл етс повьшение нагрузочной способности . Дл достижени цели в преобразователь , содержащий входной ЩЩ- транзистор 1 с каналом h-типа, выходной h-р-п-транзистор 2, резистор 3, р-h-p-транзисторы 5 и 6, вход 10, шину питани 11, выход 12, введейЫ дополнительные р -vi-p-транзисторы 7 и 8, дополнительныйh-р-п-транзистор 9 и дополнительный резистор 4. Транзисторы 7, 9 и резистор 4 образуют неинвертирующий усилитель, служаирш дл увеличени нагрузочной способности преобразовател . Транзистор 6 предназначен дл устранени фактора нестабильности, а транзистор 8 - дл согласовани с базовой цепью выходного транзистора 2, что способствует его надежному закрытию в другом состо нии преобразовател . 1 ил. 12 СП
Description
Ной технике и может быть использовано дл согласовани уровней логических сигналов схем МДП-логики с различными элементами на бипол рных транзисторах, например транзисторно- транзисторной логики (ТТЛ).
Цель изобретени - повышение нагрузочной способности.
На чертеже представлена принципи- О 6 устран ет вли ние „ст и между его
коллектором и общей шиной уже будет иметь место только инжекционное напр жение . Ток базы транзистора 9 будет несколько меньше тока стока входальна схема предлагаемого преобразовател .
Преобразователь логических уровней содержит входной МДП-транзистор 1 с каналом h-типа, выходной ь-р-и- 5 ного МДП-транзистора 1. Транзистор 9 транзистор 2, резистор 3 и дополни- вместе с резистором 4 и транзистором тельный резистор 4, первьй 5 и второй 7 образует неинвертирующий усилительj 6 р-h-p-транзисторы, первый 7 и вто- служащий дл увеличени нагрузочной рой 8 дополнительные р-h-p-транзи-- способности преобразовател . Транзисторы и дополнительный и-р-п-транзи- 20, стор 8 служит дл согласовани с ба- стор 9, исток и подложка МДП-транзи- зоной цепью выходного транзистора 2, стора 1 соединены с эмиттерами транзи- поддержива необходимый выходной ток сторон 2 и 9, базами транзисторов 6 g одном состо нии преобразовател и 8 и с общей шиной устройства, за- уровней и способству надежному за- твор ВДП-транзистора 1 подключен к 25 рытию выходного транзистора 2 в дру- входу устройства 10, а сток - к базе -C-QM состо нии преобразовател , транзистора 5, эмиттер которого через резистор 3 соединен шиной 11 питани . Коллектор транзистора 5 соединен с эмиттером транзистора 6, коллектор 30 которого соединен с базой транзистора 9, а коллектор транзистора 9 - с базой транзистора 7, эмиттер которого через резистор 4 соединен с ши- .
Claims (1)
- Формула изо бретениЧПреобразователь логических уровней , содержапщй входной МДП-транзистор , затвор которого подключен к входу преобразовател , основной резистор , первый вьшод которого под- ной It питани ,, коллектор транзистора 35 ..ен к шине питани , два основных 7 соединен с эмиттером транзистора о, коллектор которого соединен с базойвыходного транзистора 2, коллектор которого подключен к выходу 12 устройства .р и-р-транзистора, база первого из которых соединена со стоком МДП-транзистора , и выходной и -p-h-транзи- стор, эмиттер которого соединен с ба- ЗОЙ второго Р-и-р-транзистора, ис- , При запертом МДП-транзисторе 1 ток током МДП-транзистора и общей щиной, стока не протекает,поэтому и цепи коллектор подключен к выходу пре- базы выходного транзистора 2 равен нулю. образовател , отличающий- При открытом входном МДП-транзисторе тем, что с целью повышени грузочной способности, в него введены два дополнительных р-и-р-тран- зистора, дополнительный п-р-ь-тран1 в цепи его стока будет протекать ток, который вл етс и током эмиттера транзистора 5. Преобразу сь транзисторами 5 и 6, работающими в инжек- ционном режиме, этот ток будет протезистор и дополнительньй резистор, эмиттер первого дополнительного Ркать в цепь базы транзистора 9 и под- SO ь-р-транзистора через дополнительный держивать его в открытом состо нии. резистор подключен к шине питани . Ток коллектора транзистора 9 вл етс током эмиттера транзистора 7„Преобразу сь транзисторами 7 и В, рабаза соединена с коллектором дополнительного и-р-п-транзистора, эмиттер которого соединен с общей шиной ботающими в инжекционном режиме, этот 55 и базой второго дополнительного р- ток будет протекать в цепь базы вы- ь-р-транзистора, коллектор которого ходного транзистора 2, поддержива соединен славой выходного h-p-fi- его открытое состо ние.транзистора, эмиттер - с коллектором1 в открытом состо нии обладает значительным остаточным напр жением iJ (дес тые доли вольта), напр жение между коллектором транзистора 5 и общей шиной имеет величину большую, чем инжекционное напр жение транзистора 5, на -1., которое вл етс фактором нестабильности. Транзисторколлектором и общей шиной уже будет иметь место только инжекционное напр жение . Ток базы транзистора 9 будет несколько меньше тока стока входного МДП-транзистора 1. Транзистор 9 вместе с резистором 4 и транзистором 7 образует неинвертирующий усилительj служащий дл увеличени нагрузочной способности преобразовател . Транзистор 8 служит дл согласовани с ба- зоной цепью выходного транзистора 2, поддержива необходимый выходной ток g одном состо нии преобразовател уровней и способству надежному за- рытию выходного транзистора 2 в дру- -C-QM состо нии преобразовател ,ого МДП-транзистора 1. Транзистор 9 месте с резистором 4 и транзистором образует неинвертирующий усилительj лужащий дл увеличени нагрузочной пособности преобразовател . Транзистор 8 служит дл согласовани с ба- зоной цепью выходного транзистора 2, поддержива необходимый выходной ток g одном состо нии преобразовател уровней и способству надежному за- рытию выходного транзистора 2 в дру- -C-QM состо нии преобразовател ,Формула изо бретениЧПреобразователь логических уровней , содержапщй входной МДП-транзистор , затвор которого подключен к входу преобразовател , основной ре31252936 , 4 ,первого дополнительного p-h-p-тран- тор которого соединен с эмиттером зистора, второй вывод основного ре- второго основного р-и-р-транзистора, зистора соединен с эмиттером первого коллектор которого соединен с базой основного р ь-р-транзистора, коллек- дополнительного и-p-h-транзистора
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853860940A SU1252936A1 (ru) | 1985-03-01 | 1985-03-01 | Преобразователь логических уровней |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853860940A SU1252936A1 (ru) | 1985-03-01 | 1985-03-01 | Преобразователь логических уровней |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1252936A1 true SU1252936A1 (ru) | 1986-08-23 |
Family
ID=21164700
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853860940A SU1252936A1 (ru) | 1985-03-01 | 1985-03-01 | Преобразователь логических уровней |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1252936A1 (ru) |
-
1985
- 1985-03-01 SU SU853860940A patent/SU1252936A1/ru active
Non-Patent Citations (1)
Title |
---|
Мкртч н С.О. Преобразователи уровней логических элементов. М.: Радио и св зь, 1982, с. 40, рис.31. Авторское свидетельство СССР № 1094150, кл. Н 03 К 19/00, 1983. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7215189B2 (en) | Bootstrap diode emulator with dynamic back-gate biasing | |
KR940001251B1 (ko) | 전압 제어회로 | |
WO1994027370A1 (en) | Circuit for driving a half-bridge | |
KR930007794B1 (ko) | 소오스에 부하가 연결되어 있는 mosfet를 구동시키기 위한 회로배열 | |
KR900010529A (ko) | 전압 발생회로 | |
KR890000959A (ko) | 출력 인터페이스 회로 | |
KR960704393A (ko) | 하이 스윙 인터페이스 단(high swing interface stage) | |
KR900017037A (ko) | 반도체기억장치 | |
KR930005037A (ko) | 반도체 메모리 장치의 자동 스트레스 모드 테스트장치 | |
JPH0220017B2 (ru) | ||
KR930007095A (ko) | 조정된 바이폴라 시모스 출력 버퍼 | |
SU1252936A1 (ru) | Преобразователь логических уровней | |
KR890016740A (ko) | Bi-CMOS인버터 회로 | |
US4709168A (en) | Reference voltage generating circuit for enhancement/depletion MOSFET load circuit for driving logic circuits | |
KR970001697B1 (ko) | 레벨 변환 회로 | |
US6222414B1 (en) | Bipolar-plus-DMOS mixed-typology power output stage | |
KR100530933B1 (ko) | 레벨 변환 회로 | |
KR970076811A (ko) | 다전원 반도체 집적회로 | |
JPS6232722A (ja) | プツシユプル出力回路 | |
SU1370777A1 (ru) | Буферный каскад И @ Л-типа | |
SU1483628A1 (ru) | Устройство согласовани уровней напр жени на КМДП-транзисторах | |
SU1631533A1 (ru) | Стабилизатор посто нного напр жени | |
JPS60217725A (ja) | バツフア回路 | |
JPS59122222A (ja) | 電圧レベル変換回路 | |
SU1083339A2 (ru) | Двухтактный усилитель мощности |