SU1631533A1

SU1631533A1 - Стабилизатор посто нного напр жени

Info

Publication number: SU1631533A1
Application number: SU894651332A
Authority: SU
Inventors: Дмитрий Васильевич Игумнов; Владимир Васильевич Дрожжев; Светлана Николаевна Щербакова
Original assignee: Московский институт радиотехники, электроники и автоматики
Priority date: 1989-02-16
Filing date: 1989-02-16
Publication date: 1991-02-28

Abstract

Изобретение относитс к электротехнике и может быть использовано в качестве стабильного низковольтного источника дл питани интегральных инжекционных схем. Цель изобретени - расширение функциональных возможностей путем подавлени импульсной помехи при сохранении высокого коэффициента стабилизации. Устр-во содержит первый р-п-р-транзистор 1, бэлла- стный резистор 2 , второй p-n-р транзистор 3, МДП-транзистор 4 со встроенным п-кана- лом, два резистора 5 и 6, конденсатор 7. Входной вывод устр-ва подключен к одной обкладке конденсатора 7 и одному выходу резистора 2, другой вывод которого подключен к эмиттеру транзистора 1, коллектор которого подключен к стоку МДП-транзистора 4 и выходному выводу. Транзисторы 1 и 3 вл ютс питающими и работают в инжек- ционном режиме, выполн функции инжекторов . МДП-транзистор 4 выполн ет как обычные функции полевого транзистора, управл емого по затвору, так и функции бипол рного n-p-n-транзистора, управл емого по подложке (базе). С помощью резистора 6 задаетс ток подложки (базы), обеспечивающий необходимый режим этого п-р-п-тран- зистора. С помощью резистора 5 и конденсатора 7 задаетс посто нна времени цепи затвора МДП-транзистора 4. 1 ил.

Description

Изобретение относитс к электротехнике и может быть использовано в качестве стабильного низковольтного источника дл писани интегральных инжекционных схем.

Цель изобретени - расширение функциональных возможное гей путем подавлени импульсной помехи при сохранении высокого коэффициента стабилизации.

На чертеже представлена принципиальна электрическа схема стабилизатора посто нного напр жени

Стабилизатор содержит первый р-п-р- транзистор 1, балластный резистор 2, второй р-п-р-транзистор 3, МДП-транзистор 4 со встроенным n-каналом, два резистора 5 и б, и конденсатор 7. Входной вывод стабилизатора подключен к одной обкладке конденсатора 7 и одному выводу резистора 2, друюй выг Оп которого подключен к эмиттеру транзистора 1, коллектор которого подключен к ртоку МДП-транзистора 4 и выходному выводу. Друга обкладка конденсатора 7 подключена к затвору МДП- транзистора 4 и одному выводу резистора 5, другой вывод которого подключен к общей шине, истоку МДП-транзистора 4 и базе транзистора 3, эмиттер которого подключен к базе транзистора 1. Коллектор транзистора 3 подключен к одному выводу резистора 6, другой вывод которого подключен к подложке МДП-транзистора 4. Транзисторы 1 и 3 вл ютс питающими и работают в инжек- ционном режиме, выполн функции инжекторов . МДП-транзистор 4 выполн ет как обычные функции полевого транзистора, управл емого по затвору, так и функции бипол рного n-p-n-транзистора, управл емого по подложке (базе). С помощью резистора 6 задаетс ток подложки (базы), обеспечивающий необходимый режим этого п-р-п-транзистора. С помощью резистора 5 и конденсатора 7 задаетс посто нна времени цепи затвора МДП-транзистора 4.

Токи .эмиттеров транзисторов 1 и 3 порождают избыточный зар д дырок в их коллекторах , за счет чего на коллекторных переходах обоих p-n-p-транзисторов по вл ютс положительные инжекционные напр жени . Максимальна величина инжекционного напр жени на транзисторе в основном определ етс равновесной высотой потенциального барьера р-n- пе - рехода и дл кремниевых структур примерно азна 0,7-0,8 В. Такое напр жение присутствует между коллектором транзистора 3 и общей шиной, а между коллектором транзистора 1 и общей шино й образуетс выходное напр жение ивых. примерно равное удвоенной величине инжекционного напр жени одиночного транзистора .

При возрастании UDbix увеличиваетс инжекционное напр жение на коллекторном переходе транзистора 3, а следовательно , и ток базы (подложки) п-р-п-транзистора, функции которого выполн ет МДП-транзистор 4. В результате ток стока (коллектора) МДП-транзистора 4 возрастает , что прово дит к уменьшению Увых, т.е. транзистор 4 подсаживает выходное напр жение инжекционного источника. Таким образом в предлагаемом устройстве реализуетс высокий коэффициент стабилизации напр жени .

Предлагаемый стабилизатор посто нного напр жени как и прототип вл етс низковольтным и предназначен в основном дл питани схем интегральной инжекцион- ной логики. При переключении логических

схем в цепи питани могут возникать импульсные помехи, отрицательно вли ющие на работу всей системы. Такие помехи устран ютс за счет их шунтировани МДП - транзистором 4, на затвор которого они

поступают (через конденсатор 7) и снижают сопротивление его канала.

Если на вход устройства поступает напр жение U вх с пульсаци ми , то они сглаживаютс с помощью МДП-транзистора 4. I ак

при кратковременном увеличении UBx приращение этого напр жени проходит на затвор МДП-транзистора 4 и уменьшает сопротивление его канала. В результате увеличение UBx сглаживаетс не только за

счет стабильности инжекционного напр жени (как и в прототипе), но и за счет дополнительного подсаживани этого напр жени МДП-транзистором 4. Таким образом, устройство одновременно выполн ет и функции сглаживающего фильтра , чем и достигаетс расширение его функциональных возможностей.

Claims

Формула изобретени Стабилизатор посто нного напр жени , содержащий первый р-п-р-транзистор и балластный резистор, один вывод которого подключен к входному выводу, а другой - кзмиттеру p-n-p-транзистора, коллектор ко- горого подключен к выходному выводу, о т- личающийс тем, что, с целью расширени функциональных возможностей путем подавлени импульсной помехи, при сохранении высокого коэффициента стабилизации, в него введены второй р-п-р- транзистор, МДП-транзистор со встроенным n-кана ом, два резистора и конденсатор, одна обкладка которого подключена к входному выводу, а друга обкладка - к затвору .МДП-транзистора и

одному выводу первого резистора, другойра, другой вывод которого подключен к кол- вывод которого подключен к общей шине,лектору второго p-n-p-транзистора, эмиттер базе второго p-n-p-транзистора и истокукоторого подключен к базе первого р-п-р- МДП-транзистора. подложка которого под-транзистора, коллектор которого подклю- ключена к одному выводу второго резисто-5 чен к стоку МДП-транзистора.