SU1251163A1

SU1251163A1 - Устройство дл отображени информации на экране видеоконтрольного блока

Info

Publication number: SU1251163A1
Application number: SU853834671A
Authority: SU
Inventors: Александр Александрович Козлов; Игорь Алексеевич Козловский
Original assignee: Предприятие П/Я М-5537
Priority date: 1985-01-02
Filing date: 1985-01-02
Publication date: 1986-08-15

Abstract

Изобретение относитс к области автоматики и вычислительной техники, предназначено дл отображени информации на телевизионных индикаторах и может быть использовано в устройствах вывода информации из ЭВМ. Цель изобретени - повышение точности и быстродействи устройства , котора достигаетс введением второго элемента задержки, двух элементов И и функциональных св зей. Адресные сигналы с блока формировани адреса поступают на первый блок пам ти и через первый элемент задержки на второй блок пам ти, и происходит считывание их содержимого. Манипул ции сигналами блоков пам ти имеют целью чередующийс с перекрытием во времени их опрос и вывод из них информации, т. е. считывание из первого блока пам ти происходит в момент, когда во втором блоке пам ти протекают переходные процессы. Обращение к второму блоку пам ти начинаетс значительно раньше, чем заканчиваетс обращение к первому блоку пам ти. С помощью элементов И происходит стробиро- вание выходных сигналов блоков пам ти, когда они имеют установившеес значение, что позвол ет повысить точность и быстродействие устройства за счет исключени из общего цикла времени переходных процессов . 2 ил. Ф (Л ГС СП а со

Description

Изобретение относитс к технике отображени информации на телевизионных индикаторах и может быть использовано в устройствах вывода информации из ЭВМ.

Цель изобретени - новышение точности и быстродействи устройства.

На фиг. 1 представлена функциональна схема устройства; на фиг. 2 - эпюры напр жений , по сн ющие работу устройства.

Устройство содержит генератор 1 импульсов , блок.2 формировани адреса, первый .элемент 3 задержки, первый 4 и второй 5 блоки пам ти, блок 6 управлени , видеоконтрольный блок 7, первый 8 и второй 9 элементы И и второй элемент 10 задержки.

Устройство работает следующим образом.

Адресные сигналы с выхода блока 2 фор- мировани адреса подаютс на вход первого 4 и через первый элемент 3 задержки на вход второго 5 блоков пам ти, и происходит считывание их содержимого.

Если в опрашиваемых чейках блоков 4 и 5 пам ти были записаны еди- ничные сигналы, на их выходах присутствуют импульсы в соответствии с фиг. 1 а, б. Блок 6 управлени из тактовых импульсов формирует разрешающие импульсы (фиг. 1 в), которые непосредственно по- ступают на первый вход первого элемента И 8, на второй вход которого подаетс сигнал с выхода первого блока 4 пам ти (фиг. 1 а). Тогда на входе видеоконтрольного блока 7 в интервале ti-12 присутствует единичный сигнал с выхода первого блока 4 пам ти, Сигнал на выходе второго элемента 10 задержки такой, как на фиг. 1 г; тогда на входе видеоконтрольного блока 7 присутствует сигнал с выхода второго блока 5 пам ти в интервале iz-ts, а результирующий сигнал на входе видеоконтрольного блока 7 такой, как на фиг. 1 д. Если на выходе первого блока 4 пам ти единичный сигнал (фиг. 1 а), а на выходе второго блока 5 пам ти нулевой (фиг. 1е), результирующий сигнал на выходе видеоконтрольного блока 7 соответствует показанному на фиг. 1 ж). Манипул ции сигналами блоков пам ти имеют целью чередующийс с перекрытием во времени их опрос и вывод из них информации, т. е. считывание информации из первого блока 4 пам ти происходит в момент, когда во втором б локе 5 пам ти протекают переходные процессы. Обращение к второму блоку пам ти начинаетс значительно раньще, чем заканчиваетс обращение к первому блоку, с помощью элементов И 8 и 9 происходит стробирова- ние выходных сигналов блоков пам ти, когда они имеют установившеес значение.

Claims

Формула изобретени

Устройство дл отображени информации на экране видеоконтрольного блока, содержащее последовательно соединенные блок формировани адреса, генератор импульсов и первый блок пам ти, последовательно соединенные первый элемент задержки и второй блок пам ти и блок управлени , вход которого соединен с вторым выходом блока формировани адреса, подключенным к входу первого элемента задержки и второму входу первого блока пам ти, выход генератора импульсов соединен с вторым входом второго блока пам ти, отличающеес тем, что, с целью повыщени точности и быстродействи устройства, оно содержит два элемента И и второй элемент задержки, выход блока управлени соединен с входом второго элемента задержки и первым входом первого элемента И, первый вход второго элемента И соединен с выходом второго элемента задержки, вторые входы элементов И соединены с выходами первого и второго блоков пам ти соответственно , выходы элементов И подключены к видеоконтрольному блоку.

tr t2 3 5 cpuS-2

Составитель С. Гришин

Редактор A. OrapТехред И. ВересКорректор М. Демчик

Заказ 4417/50Тираж 455Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий

113035, Москва, Ж-35, Раушска наб., д. 4/5

Филиал ПОП «Патент, г. Ужгород, ул. Проектна , 4

Фи$.1