SU1589284A1 - Устройство дл ввода информации - Google Patents

Устройство дл ввода информации Download PDF

Info

Publication number
SU1589284A1
SU1589284A1 SU884450386A SU4450386A SU1589284A1 SU 1589284 A1 SU1589284 A1 SU 1589284A1 SU 884450386 A SU884450386 A SU 884450386A SU 4450386 A SU4450386 A SU 4450386A SU 1589284 A1 SU1589284 A1 SU 1589284A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
counter
trigger
information
Prior art date
Application number
SU884450386A
Other languages
English (en)
Inventor
Борис Александрович Железко
Валерий Анатольевич Зайка
Виктор Николаевич Пихун
Владимир Иванович Шелешкевич
Original Assignee
Институт электроники АН БССР
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Институт электроники АН БССР filed Critical Институт электроники АН БССР
Priority to SU884450386A priority Critical patent/SU1589284A1/ru
Application granted granted Critical
Publication of SU1589284A1 publication Critical patent/SU1589284A1/ru

Links

Landscapes

  • Measurement Of Unknown Time Intervals (AREA)

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  ввода в процессорные средства обработки многоканальной измерительной информации кадровой структуры, накопленной средствами цифровой магнитной регистрации. Цель изобретени  - расширение области применени  устройства за счет обеспечени  возможности ввода информации регул рной структуры кадрового формата. Устройство содержит регистр 4, счетчик 6, блок 7 пам ти, с первого по четвертый элементы И 8, 17,13,12, с первого по четвертый триггеры 9,20,22,23, генератор 18 импульсов, формирователь 19, элемент 11 задержки, элемент И-НЕ 16, элемент НЕ 14, первый 21, второй 24 и третий 25 элементы ИЛИ. Введение второго 20, третьего 22 и четвертого 23 триггеров, генератора 18 импульсов и второго и третьего элементов ИЛИ 24, 25 позвол ет по синхросигналам регул рных структур кадрового формата формировать номер канала и осуществл ть выдачу на выход устройства информации с выбранного канала, номера этого канала и выработку сигнала запроса на ввод. 7 ил.

Description

Вход 27 Вход 28
Выход Q тр1/ггера24
Выход S тр1/ггера23
ВшодгШ ритора 19
Выходэм- пента Ш
Вшод форт- роВотел  29
BbixadJifФае .2
BxoffSO
Запись
Выход Q триггера 21
Вшод генеротора 19
Выход з/1енента И--НЕ7
Выход дзорпирооател  20
Выход 16   Готовность
Фцг, 3

Claims (1)

  1. Формула изобретения
    Устройство для ввода информации, содержащее регистр, блок памяти,формирователь сигналов, элемент задержки, с первого по четвертый элементы И, элемент НЕ, элемент И-НЕ, элемент ИЛИ', счетчик, первый триггер,инверсный выход которого является выходом Запрос устройства, выход первого элемента И соединен с входом записи •регистра, выход которого является информационным выходом устройства, вход элемента задержки является входом синхронизации такта устройства, выход элемента задержки соединен с первым входом первого' элемента И, второй вход которого соединен с выходом блока памяти, адресные входы которого соединены с информационными выходами счетчика, oτличaющ е е с я тем, что, с целью расширения области применения за счет обеспечения возможности ввода информации регулярной структуры кадрового Формата, в устройствовведены генератор импульсов, первый и второй элементы ИЛИ, первый, второй и третий триггеры, вход установки второго триггера является входом Запись устройства, прямой выход второго триггера соединен с первыми входами первого элемента ИЛИ и элемента И-НЕ, второй вход которого подключен к первому входу второго элемента И, к выходу генератора импульсов и входу формирователя сигналов, выход которого соединен с управляющим входом блока памяти и тактовым входом второго триггера, вход генератора импульсов подключен к выходу первого элемента ИЛИ и входу элемента НЕ,выход, которого подключен к первым входам третьего и четвертого элементов И и является выходом сигнала Готовность устройства, второй-вход третьего элемента И является входом синхронизации кадра устройства, выход третьего элемента И соединен с входом сброса счетчика, первая группа входов регистра является информационным входом устройства, счетный вход счетчи ка соединен с выходом четвертого элемента И, второй вход которого соединен с входом элемента эадэржки, информационный вход счетчика являет- 1 ся адресным входом устройства; вычитающий вход и вход записи счетчика подключены к выходам второго элемента И и элемента И-НЕ соответственно, 15 второй вход второго элемента И соединен с вторым входом первого элемента ИЛИ и подсоединен к прямому выходу третьего триггера, инверсный выход которого подключен к информационно- 2β му входу блока памяти, тактовые входы третьего и четвертого триггеров подключены к выходу заема счетчика, информационные входы первого, второго, третьего и четвертого триггеров подключены к общей шине, вход установки третьего триггера подключен к инверсному выходу четвертого триггера, вход установки которого подключен к выходу второго элемента ИЛИ, первый вход которого является входом Обнуление устройства, первый вход третьего элемента ИЛИ является входом Сброс запроса устройства, второй вход второго элемента ИЛИ соединен с вторым входом третьего элементов ИЛИ и подключен к входу сброса, второго триггера и является входом Начальная установка устройства, выход третьего элемента ИЛИ соединен с входом установки первого триггера, тактовый вход которого подключен к выходу первого элемента И,информационный выход счетчика подключен к второй группе входов регистра.
    Вход 27
    Вход 28
    Выхов Q триггера^
    Выходе триггера 231
    Выхов ген# ротора 1S выхов элемента И18
    Выход формирователя 2Q
    Выхов заема счетчика 7
    Выход„ГотовностьЮ
    Фаг.2
    1589204
    Фиг. 4
    Фиг. 5
    Фиг. 7
    Составитель С,Кулиш Редактор М.Келемеш Техред А.Кравчук Корректор С.Шевкун , Заказ 2542 Тираж 568 Подписное
    ‘ ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ CQCP 113035, Москва, Ж-35, Раушская наб., д. 4/5
    Производственно-издательский комбинат ’'Патент, г. Ужгород, ул. Гагарина, 101
SU884450386A 1988-06-27 1988-06-27 Устройство дл ввода информации SU1589284A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU884450386A SU1589284A1 (ru) 1988-06-27 1988-06-27 Устройство дл ввода информации

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU884450386A SU1589284A1 (ru) 1988-06-27 1988-06-27 Устройство дл ввода информации

Publications (1)

Publication Number Publication Date
SU1589284A1 true SU1589284A1 (ru) 1990-08-30

Family

ID=21385485

Family Applications (1)

Application Number Title Priority Date Filing Date
SU884450386A SU1589284A1 (ru) 1988-06-27 1988-06-27 Устройство дл ввода информации

Country Status (1)

Country Link
SU (1) SU1589284A1 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997023834A1 (fr) * 1995-12-22 1997-07-03 Vsevolod Sergeevich Burtsev Systeme de calcul

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 611204, кл. G 06 F Гз/00, 1976. Авторское свидетельство СССР № 1317446, ют. G 06 F 13/00, 1985. . (54) УСТРОЙСТВО ДЛЯ -ВВОДА ИНФОРМАЦИИ *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997023834A1 (fr) * 1995-12-22 1997-07-03 Vsevolod Sergeevich Burtsev Systeme de calcul

Similar Documents

Publication Publication Date Title
Mortara et al. A communication scheme for analog VLSI perceptive systems
EP0031950A2 (en) Memory device
KR100303236B1 (ko) 반도체기억장치
SU1589284A1 (ru) Устройство дл ввода информации
GB1173365A (en) Improvements in or relating to beam forming apparatus
SU1449967A1 (ru) Устройство дл допускового контрол временных интервалов
SU1256196A1 (ru) Многоканальный счетчик импульсов
SU938274A1 (ru) Устройство дл ввода информации
SU1515155A1 (ru) Устройство дл ввода информации
SU1562918A1 (ru) Логический анализатор
US5325515A (en) Single-component memory controller utilizing asynchronous state machines
SU1354225A1 (ru) Устройство дл считывани графической информации
JPS6132758B2 (ru)
SU1443141A1 (ru) Генератор псевдослучайных последовательностей
SU920696A1 (ru) Устройство дл вывода информации на дисплей
SU1534460A1 (ru) Устройство доступа к двухпортовой динамической пам ти
SU1387001A1 (ru) Устройство дл определени частот обращени к программам
SU868760A1 (ru) Устройство динамического приоритета
SU1339579A1 (ru) Устройство дл моделировани конечного узла графа
JP2878815B2 (ja) 同期式ダイナミックramのワードラインドライブ装置
SU1667005A1 (ru) Устройство дл программного управлени
SU980159A1 (ru) Устройство дл выбора свободных зон в пам ти
RU2084954C1 (ru) Устройство для решения задачи о назначениях
SU1251163A1 (ru) Устройство дл отображени информации на экране видеоконтрольного блока
SU1287165A1 (ru) Устройство дл измерени временных характеристик программ