SU1222098A1 - Буферное запоминающее устройство - Google Patents

Description

Изобретение относитс  к вычислительной технике и информационно-измерительной технике и может быть использовано совместно с быстродействующими преобразовател ми дл  регисрации однократных и быстропротекаю- щих процессов в экспериментальных исследовани х.

Цель изобретени  - повышение информационной емкости и надежности буферного запоминающего устройства.

На фиг.1 изображена структурна  схема буферного запоминающего устройства; на фиг,2 - структурна  схема возможного варианта блока управлени ; на фиг.З - временные диаграммы , иллюстрирующие работу устройства .

Буферное запоминающее устройство содержит (см.фиг.1) накопитель 1, счетчик 2 адресов, блок 3 управлени , коммутатор 4, первый 5 регистр числа, сумматор 6, второй регистр 7 числа, блок 8 посто нной пам ти, триггер 9, счётчик 10 записей, третий регистр 11 числа, элемент И 12, элемент ИЛИ-НЕ 13, мультивибратор 14. На фиг.1 обозначены также информационные входы 15, выходы 16, синхронизирующие входы 17, управл ющие входы 18 и информационные входы 19 устройства.

Блок 3 управлени  содержит (см. фиг.2) генератор 20 тактовых импульсов , триггер 21, дешифратор 22 команд , триггер 23.

Устройство работает следующим образом . Перед накоплением данных в устройство происходит предустановка счетчика 2, сброс регистра 7 и триг- гера 9, а в регистр 11 и счетчик 10 заноситс  код числа повторных записей слова в накопитель 1. После прихода первого кода по входам 15 сумматор 6 выполн ет операцию вычи- тани  из него содержимого регистра 7 (операци  выполн етс  в обратном коде). Знак разности двоичных чисел определ етс  с помощью сигнала переноса сумматора 6, который возникает , если разность чисел положительна . Код знака приращени  кода и количество слов, необходимых дл  его записи (в дальнейшем - код признаков ) формируетс  с помощью блока 8. Дл  этого па адресные входы блока 8 подаютс  сигналы с восьми старших разр дов сумматора 6 и сигнал

знака разности приращени , и в зависимости от их значений на входе блока 8 выдаетс  соответствующий код признаков. В таблице приведены значени  кода признаков.

О о

Запись од- Положительна , ного байта не более байта и кода признаков

Одновременно с кодовьм числом на вход блока 3 поступает сигнал синхронизации Запрос по одному из входов 17 (см.фиг.З), который вызы- вает формирование последовательности тактовых импульсов (см.фиг;3а,б). Под управлением тактовых импульсов блока 3 происходит запись 2к+1 раз мпадшего байта приращени  кода в накопитель 1 (где к может принимать значени  0,1,2...), при этом соответственно увеличиваетс  значение счетчика 2 и уменьшаетс  значение счетчика 10. В конце этой операции на выходе счетчика 10 по вл етс  сигнал заема (см.фиг.Зв), по которому триггер 9 устанавливаетс  в состо ние логической 1, если абсолютна  величина приращени  кода больше байта и соответствующий бит кода признаков в состо нии логической 1 (см.таблицу). Если триггер 9 устанав55 (см.фиг.Зг), то коммутатор 4 подключает на вход накопител  1 выходы старшего байта сумматора 6. Отрицательный сигнал заема от счетчика 10

через элемент И 12 также поступает на вход сметчика 10 и вызывает перезапись в него кода числа повторных записей из регистра 11. При этом запись старшего байта приращени  кода происходит так же, как и младшего байта, 2к + 1 раз. Первый или второй сигнал заема счетчика 10 вызывае запуск мультивибратора 14, который вьщает сигнал окончани  операций записи текущего приращени  кода преобразовател  (см.фиг.Зд). При этом запуск мультивибратора 14 происходит в первом случае, если отсутствует Сигнал записи второго байта в накопитель 1, а во втором случае, если на инверсном выходе триггера 9 установлен сигнал записи второго байта приращени  кода в накопитель 1. Сигнал с пр мого выхода мультивибратора 14 вызывает перезапись текущего значени  кода преобразовател  в регистр 7 (см.фиг.Зе). Этот же сигнал поступает через элемент ИЛИ-НЕ 1 на вход сброса триггера 9 и переводит его в исходное состо ние, обес- печивак цее подключение выходов младшего байта сумматора 6 на входы коммутатора 4. Сигнал с инверсного выхода мультивибратора 14 поступает на вход блока 3 и выход 17, что приводи к блокировке генератора 20 тактовых импульсов и сн тию сигнала Запрос , После выполнени  перечисленных операций устройство готово к приему следующего кода с преобразовател  и за- . писи его приращени  относительно предыдущего кода в накопитель 1.

Считывание записанных данных в

устройство начинаетс  с предустановки адресного счетчика 2 под управлением сигналов от блока 3, которые

формируютс  в ответ на управл ющие сигналы команд внешнего устройства считывани  информации (на фиг.1 не показано), поступающие по входам 18. Начальный адрес считьшани  данных

заноситс  в счетчик 2 с входов 19 устройства. В ответ на первую команду чтени  от внешнего устройства блок 3 вьщает тактовый импульс, который поступает на управл ющий вход нако-

пител  1, в результате на выходе накопител  1 выдаетс  байт данных и код признаков с  чейки, адрес которой записан в счетчик 2. По заднему фронту тактового импульса происходит

. запись данных с накопител  1 в регистр 5 и увеличение содержимого счетчика 2. Записанные данные в регистр 5 передаютс  на выходы 16 устройства дл  перезаписи во внешнее

устройство считывани  информации (на фиг.1 не показано). Следующие команды чтени  от внешнего устройства будут вызывать повторение перечисленных операций чтени .

В/юкиро6ка Установке

ТГ1

78

а - Запроса 3anpoc2 LJ

ff .-JTlTFimJTlJrLr

- у- -уiT

в

8

Редактор О. Орловска 

Составитель В. Рудаков

Техред М.Маргентап Корректор М. Шароши

Заказ 5268/2 Тираж 671Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений -и открытий 113035, Мо&ква, Ж-35, Раушска  наб., д. 4/5

Производственно-полиграфическое предпри тиеj г. Ужгород, ул. Проектна , 4

re

фие. I

Запись Strufi

Шито

Lf П

л

фс/е. J

Claims (1)

1. БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее накопитель, первый и второй регистры числа, блок управления и счетчик адресов, выходы которого подключены к адресным входам накопителя, выходы которого соединены с входами второго регистра числа, выходы которого являются информационным^ выходами устройства, одними из информационных входов которого являются входы первого регистра числа, причем управляющие входы накопителя, первого и второго регистров числа и счетчика адресов подключены к соответствующим выходам блока управления, отличающееся тем, что, с целью повышения информационной емкости и надежности устройства, в него введены коммутатор, блок постоянной памяти, счетчик записей, мультивибратор, третий регистр числа, триггер, элемент И, элемент ИЛИ-НЕ. и сумматор, одни из входов которого подключены к одним из информационных входов устройства, другие входы - к инверсным выходам первого регистра числа, информационные выходы сумматора соединены с информационными входами ком мутатора, выходы которого соединены с одними из информационных входов накопителя, другие информационные входы которого подключены к выходам блока постоянной памяти, входы которого соединены соответственно с выходом переноса сумматора и одними из информационных выходов сумматора, выход элемента И подключен к одному из входов счетчика записей, другие входы которого соединены с выходами третьего регистра числа, а выход счетчика записей соединен с тактовым входом триггера, первым управляющим входом мультивибратора и первым входом элемента И, второй вход которого соединен с выходом элемента ИЛИ-НЕ и установочным входом триггера, прямой выход которого подключен к управляющему входу коммутатора, информационный вход триггера и второй управляющий вход мультивибратора соединены с одним из выходов блока постоянной памяти, инверсный выход триггера соединен с третьим управляющим вхо.п дом мультивибратора, инверсный выход которого подключен к одному из входов блока управления и является синхронизирующим выходом устройства, прямой выход мультивибратора соединен с одним из управляющих входов первого регистра числа и первым входом элемента ИЛИ-НЕ, второй вход которого и управляющие входы третьего регистра числа и счетчика записей

   SU .1222098 подключены к соответствующим выходам блока управления, информационные входы третьего регистра числа являются другими информационными входами уст ройства .