SU1179345A1 - Устройство дл контрол восьмиразр дного дешифратора - Google Patents

Устройство дл контрол восьмиразр дного дешифратора Download PDF

Info

Publication number
SU1179345A1
SU1179345A1 SU833624971A SU3624971A SU1179345A1 SU 1179345 A1 SU1179345 A1 SU 1179345A1 SU 833624971 A SU833624971 A SU 833624971A SU 3624971 A SU3624971 A SU 3624971A SU 1179345 A1 SU1179345 A1 SU 1179345A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
exclusive
initial code
outputs
elements
Prior art date
Application number
SU833624971A
Other languages
English (en)
Inventor
Игорь Ильич Вахновецкий
Николай Иванович Коренев
Рене Павлович Шидловский
Михаил Аркадьевич Пуховицкий
Original Assignee
Предприятие П/Я М-5489
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я М-5489 filed Critical Предприятие П/Я М-5489
Priority to SU833624971A priority Critical patent/SU1179345A1/ru
Application granted granted Critical
Publication of SU1179345A1 publication Critical patent/SU1179345A1/ru

Links

Landscapes

  • Error Detection And Correction (AREA)

Abstract

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ВОСЬМИРАЗРЯДНОГО ДЕШИФРАТОРА, содержащее блок формировани  начального кода, группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и элемент ИЛИ, причем выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с входами элемента ИЛИ, входы блока формировани  начального кода соединены с выходами контролируемого дешифратора, первые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы соединены с входами контролируемого восьмиразр дного дешифратора, первый, второй и третий выходы блока формировани  начального кода соединены с вторыми входами первого, второго и третьего элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы соответственно, отличающеес  тем. что, с целью расширени  функциональных возможностей устройства путем обеспече- ни  контрол  дешифраторов маски, блок формировани  начального кода содержит узел свертки по модулю два и три элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, причем входы узла свертки по модулю два  вл ютс  входами блока формировани  начального кода, выход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с первым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с выходом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый и второй входы которого объединены соответственно с четвертым и восьмым входами узла свертки по модулю два, второй и шестой входы которого соединены соответственно с первым и вторым входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы (Л узла свертки по модулю два, второго и третьего элементов ИСКЛЮЧАЮЩЕЕ ИЛИ  вл ютс  соответственно первым, вторым и третьим выходами блока формировани  начального кода, второй вход четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ группы соединен с восьмым выходом контролируемого дешифратора, выход элемента ИЛИ  вл етс  выходом неисправности устройства. ;о со СП

Description

Изобретение относитс  к вычислительной технике и может быть использовано дл  контрол  дешифраторов маски. Цель изобретени  - расширение функциональных возможностей устройства путем обеспечени  контрол  дешифратора маски. На чертеже приведена функциональна  схема устройства дл  контрол  дешифратора . Устройство содержит блок 1 формировани  начального кода, группу 2 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент ИЛИ 3, первые входы 4-7 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы 2, входы 8-15 блока 1 формировани  начального кода, вторые входы 16-19 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы 2, узел 20 свертки по модулю два, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 21 - 23. Кроме того, на чертеже изображен контролируемый дешифратор 24. Входы 4-7 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы 2  вл ютс  также входами контролируемого дешифратора 24. Устройство дл  контрол  дешифратора работает следуюш,им образом. Блок 1- формировани  начального кода формирует на своих выходах код в соответствии с таблицей истинности дешифратора (по кодам, поступаюш,им с выходов контролируемого дешифратора 24, формирует коды , соответствуюшие сигналам на входах контролируемого дешифратора 24). На первые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы 2 поступают сигналы с входов контролируемого дешифратора 24. На вторые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы 2 поступают сигналы с выходов блока 1 формировани  начального кода и сигнал с последнего выхода контролируемого дешифратора 24. При любой неисправности дешифратора, привод ш,ей к нечетному количеству ошибок на его выходе различаютс  сигналы на входах 16 и 4, что приводит к по влению «1 на выходе неисправности устройства , сигнализируюш,ей об ошибке. Аналогичным образом при неисправност х дешифратора , привод ш,их к по влению четного количества ошибок на подр д идуших выходах дешифратора, например, на двух или шести, отличаютс  сигналы на входах 17 и 5 второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ группы 2, а при подр д идуших ошибках в четырех (восьми) разр дах - соответственно на входах 18 и 6 (19 и 7). В каждом из этих случаев формируетс  сигнал ошибки на выходе неисправности устройства. Таким образом, предлагаемое устройство дл  контрол  дешифраторов обнаруживает все неисправности, которые привод т к ошибкам на любом числе подр д идуших выходов .
fvi
СЭ
ev4
«N
«r
M
«M
00
o:
NJ
« CSJ «M

Claims (1)

  1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ВОСЬМИРАЗРЯДНОГО ДЕШИФРАТОРА, содержащее блок формирования начального кода, группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и элемент ИЛИ, причем выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с входами элемента ИЛИ, входы блока формирования начального кода соединены с выходами контролируемого дешифратора, первые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы соединены с входами контролируемого восьмиразрядного дешифратора, первый, второй и третий выходы блока формирования начального кода соединены с вторыми входами первого, второго и третьего элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы соответственно, отличающееся тем, что, с целью расширения функциональных возможностей устройства путем обеспече- ния контроля дешифраторов маски, блок формирования начального кода содержит узел свертки по модулю два и три элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, причем входы узла свертки по модулю два являются входами блока формирования начального кода, выход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с первым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с выходом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый и второй входы которого объединены соответственно с четвертым и восьмым входами узла свертки по модулю два, второй и шестой входы которого соединены соответственно с первым и вторым входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы узла свертки по модулю два, второго и третьего элементов ИСКЛЮЧАЮЩЕЕ ИЛИ являются соответственно первым, вторым и третьим выходами блока формирования начального кода, второй вход четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ группы соединен с восьмым выходом контролируемого дешифратора, выход элемента ИЛИ является выходом неисправности устройства.
    SU ,,, 1179345
SU833624971A 1983-07-26 1983-07-26 Устройство дл контрол восьмиразр дного дешифратора SU1179345A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833624971A SU1179345A1 (ru) 1983-07-26 1983-07-26 Устройство дл контрол восьмиразр дного дешифратора

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833624971A SU1179345A1 (ru) 1983-07-26 1983-07-26 Устройство дл контрол восьмиразр дного дешифратора

Publications (1)

Publication Number Publication Date
SU1179345A1 true SU1179345A1 (ru) 1985-09-15

Family

ID=21075492

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833624971A SU1179345A1 (ru) 1983-07-26 1983-07-26 Устройство дл контрол восьмиразр дного дешифратора

Country Status (1)

Country Link
SU (1) SU1179345A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Селлерс Ф. Методы обнаружени ошибок в работе ЭЦВМ. - М.: Мир, 1972, с. 224, фиг. 12.26. Там же, с. 231, фиг. 12.7. *

Similar Documents

Publication Publication Date Title
SU1179345A1 (ru) Устройство дл контрол восьмиразр дного дешифратора
US4803649A (en) Modulo-2-adder for the logic-linking of three input signals
US4053879A (en) Fail safe digital code rate generator
SU690485A1 (ru) Устройство дл контрол дешифраторов
SU1322484A1 (ru) Самодиагностируемый шифратор
SU410386A1 (ru)
SU1325485A1 (ru) Устройство дл мажоритарного выбора сигналов
US3753230A (en) Methods and apparatus for unit-distance counting and error-detection
SU1571589A1 (ru) Устройство дл дешифрации двоичного кода с контролем
JPH0247038B2 (ru)
SU1716521A1 (ru) Самокорректирующеес дискретное устройство
SU1130870A1 (ru) Устройство дл контрол распределител
SU1753491A1 (ru) Запоминающее устройство
SU1478218A1 (ru) Устройство дл контрол информации
RU2037873C1 (ru) Устройство для мажоритарного выбора сигналов
SU1275446A1 (ru) Устройство дл контрол дешифратора
SU424120A1 (ru) Устройство для контроля дублированных систем управления
RU1817248C (ru) Устройство дл исправлени ошибок 2-кодов Фибоначчи
SU1451780A1 (ru) Трехканальное мажоритарное резервированное запоминающее устройство
JPH0787576A (ja) 機器の遠隔制御方法
SU1370781A1 (ru) Счетчик импульсов
RU1820388C (ru) Устройство дл сопр жени
RU1795559C (ru) Устройство дл контрол избыточных кодов
SU1083237A2 (ru) Запоминающее устройство с исправлением ошибок
SU1501060A1 (ru) Самодиагностируемый парафазный элемент И