RU1783619C - Самопровер емый тестер дл кода 3 и 8 - Google Patents
Самопровер емый тестер дл кода 3 и 8Info
- Publication number
- RU1783619C RU1783619C SU914907234A SU4907234A RU1783619C RU 1783619 C RU1783619 C RU 1783619C SU 914907234 A SU914907234 A SU 914907234A SU 4907234 A SU4907234 A SU 4907234A RU 1783619 C RU1783619 C RU 1783619C
- Authority
- RU
- Russia
- Prior art keywords
- input
- output
- inputs
- tester
- elements
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
1 .
(21)4907234/24 (22)31.01,91 (46)23.12.92. Бюл. № 47
(71)Ленинградский институт инженеров железнодорожного транспорта им. акад. В.Н.Образцова
(72)В.В.Сапожников, В.В.Сапожников и А.А.Прокофьев
(56)Авторское свидетельство СССР № 1203710, кл. Н 03 М 7/20,1986.
(54) САМОПРОВЕРЯЕМЫЙ ТЕСТЕР ДЛЯ КОДА 3 ИЗ 8
(57)Изобретение относитс к автоматике и вычислительной технике и предназначено
дл проверки правильности функционировани устройств, на рабочих или контрольных выходах которых в исправном техническом состо нии формируютс сигналы , содержащие той логические 1 из восьми , то есть код 3 из 8. При поступлении на входы 29-36 тестера наборов кода 3 из 8 на его выходах 37,38 будут формироватьс па- рафазные сигналы 01 или 10, При поступлении на те же входы кодов, не вход щих в множество слов кода 3 из 8, на выходах тестера 37, 38 сигналы будут идентичными 00 или 11. Тестер обладает свойством само контрол . 1 ил.
37
38
(Л
С
vi
00
со о
ю
Изобретение относитс к автоматике и вычислительной технике и предназначено дл проверки правильности функционировани устройств, на рабочих или контроль- ных выходах которых в исправном техническом состо нии формируютс сигналы , содержащие три логические 1 из восьми, то есть код 3 из 8.
Самопровер емые тестеры дл кода 3 из 8 известны. Например, известен самопровер емый тестер дл кода 3 из 8, содержащий элементы И и ИЛИ. Недостатком данного тестера вл етс невысока надежность , так как он имеет сложную схему.
Наиболее близким по технической сущности и получаемому при использовании эффекту (прин т за прототип) вл етс самопровер емый тестер дл кода 3 из 8, содержащий первые элементы И и ИЛИ, первые и вторые входы которых вл ютс соответственно первым и вторым входами тестера. Выход первого элемента И соединен с первыми входами вторых элементов И и ИЛИ, выход второго элемента ИЛИ соединен с первым входом третьего элемента И, выхода которого соединен с первым входом третьего элемента ИЛИ. Устройство имеет четвертые элементы И и ИЛИ, первые входы которых вл ютс третьим входом тестера, выход четвертого элемента И соединен с вторым входом второго элемента ИЛИ, выход четвертого элемента ИЛИ соединен с первыми входами п того элемента И и п того элемента ИЛИ, выход которого соединен С первым входом шестого элемента И, выход второго элемента И соединен с первым входом шестого элемента ИЛИ, выход которого соединен с первым входом седьмого элемента ИЛИ, восьмой элемент ИЛИ, первый вход которого объединен с первым входом седьмого элемента И и вл етс четвертым входом тестера, выход восьмого элемента ИЛИ соединен с первыми входами дев того элемента ИЛИ и восьмого элемента И, выход котпрого соединен с первым входом дес того элемента ИЛИ, выход седьмого элемента И соединен с вторым входом дес того элемента ИЛИ и первым входом дев того элемента И, одиннадцатый .элемент ИЛИ, первый и второй входы которого объединены с одноименными входами дес того элемента И и вл ютс соответственно п тым и шестым входами тестера, выход дес того элемента И соединен с первым входом одиннадцатого элемента И, двенадцатый элемент И, виход которого соединен с первым входом двенадцатого элемента ИЛИ, тринадцатые и четырнадцатые элементы И и элементы ИЛИ.
Недостатком данного тестера вл етс относительно невысока надежность, так как схема тестера вл етс сложной.
Целью изобретени вл етс упрощение и повышение надежности тестера.
Самопровер емый тестер дл кода 3 из 8, содержит первые элементы И и ИЛИ, первые и вторыв Входы которых вл ютс соответственно первым и вторым входами
тестера, выход первого элемента И соединен с первыми входами вторых элементов И и ИЛИ, выход второго элемента ИЛИ соединен с первым входом третьего элемента И, выход которого соединен с первым входом
третьего элемента ИЛИ, четвертые элементы И и ИЛИ, первые входы которых вл ютс третьим входом тестера, выход четвертого элемента И соединен с вторым входом второго элемента ИЛИ, выход четвертого элемента ИЛИ соединен с первыми входами п того элемента И и п того элемента ИЛИ, выход которого соединен с первым входом шестого элемента И, выход второго элемента И соединен с первым входом шестого элемента ИЛИ, выход которого соединен с первым входом седьмого элемента ИЛИ, восьмой элемент ИЛИ, первый вход которого объединен с первым входом седьмого элемента И и вл етс четвертым входом тестера, выход восьмого элемента ИЛИ соединен с первыми входами дев того элемента ИЛИ и восьмого элемента И, выход которого соединен с первым входом дес того элемента ИЛИ, выход седьмого элемента
И соединен с вторым входом дес того элемента ИЛИ и первым входом дев того элемента И, одиннадцатый элемент ИЛИ, первый и второй входы которого объединены с одноименными входами дес того
элемента И и вл ютс соответственно п тым и шестым входами тестера, выход дес того элемента И соединен с первым входом одиннадцатого элемента И, двенадцатый элемент И, выход которого соединен с первым входом двенадцатого элемента ИЛИ, тринадцатые и четырнадцатые элементы И и элементы ИЛИ, выход первого элемента ИЛИ соединен с вторыми входами четвертых элементов И и ИЛИ. В тестере вторые
входы восьмого элемента ИЛИ и седьмого элемента И и вторые входы дев того элемента ИЛИ и восьмого и дев того элементов И соответственно объединены и вл ютс соответственно седьмым и восьмым входами тестера, второй вход второго элемента И подключен к третьему иходу тестера, выход дев того элемента ИЛИ соединен с первыми входами двенадцатого элемента И и тринадцатого элемента ИЛИ и вторым входом
одиннадцатого элемента И, выход которого
и выход дев того элемента И соединены соответственно с вторым и третьим входами шестого элемента ИЛИ. Выход одиннадцатого элемента ИЛИ соединен с вторыми вхо- дами двенадцатого элемента И и тринадцатого элемента ИЛИ и первым входом тринадцатого элемента И, выход которого соединен с вторым входом третьего элемента ИЛИ, выход которого соединен с вторыми входами п того элемента ИЛИ и п того элемента И, выход которого соединен с первым входом четырнадцатого элемента ИЛИ. Выход дес того элемента ИЛИ соединен с вторыми входами тринадцатого элемента И и двенадцатого элемента ИЛИ, третий вход которого подключен к выходу четвертого элемента И, выход соединен с вторым входом седьмого элемента ИЛИ и первым входом четырнадцатого элемента И, второй вход которого подключен к выходу шестого элемента И. Выходы седьмого элемента ИЛИ и четырнадцатого элемента И соединены с вторыми входами соответственно шестого элемента И и четырнадцатого элемента ИЛИ, выходы которых вл ютс соответственно первым и вторым выходами тестера.
Предложенное устройство было получено не путем минимизации или других преобразований функций алгебры логики (ФАЛ), описывающих схему тестера-прототипа . Доказываетс это тем, что на р де входных наборов кода 3 из 8 выходна реакци обоих устройств совпадает, например , на наборе 11010000, а на других наборах например, на наборе 11100000 не совпадает (см. таблицу).
При использовании формальных методов решени схемотехнических задач дл получени схемы за вл емого устройства из схемы тестера-прототипа все выходные, реакции обоих устройств на одноименных наборах были бы либо идентичными, либо все - противоположными (инверсными).
На чертеже представлена функциональна схема самопровер емого тестера дл кода 3 из 8.
Тестер содержит четырнадцать элементов 1-14 И, четырнадцать элементов 15-28 ИЛИ, имеет восемь входов 29-36, первый 37 и второй 38 выходы.
Тестер имеет следующие соединени . Его первый вход 29 соединен с первыми входами первых элементов И 1 и ИЛИ 15, вторые входы которых соединены с вторым входом 30 тестера. Третий вход 31 тестера соединен с первым входом четвертого элемента ИЛИ 18 и с вторыми входами второго и четвертого элемента И 2 и 4. Четвертый вход 32 тестера соединен с первыми входами седьмого элемента И 7 и восьмого элемента ИЛИ 22, вторые входы которых соединены с седьмым входом 35 тестера. П тый вход тестера 33 соединен с первыми входа- 5 ми дес того элемента И 10 и одиннадцатого элемента ИЛИ 25, вторые Р.ХОДЫ которых соединены с шестым входом 34 тестера. Восьмой вход 36 тестера соединен с вторыми входами восьмого и дев того элементов
0 И 8 и 9 и дев того элемента ИЛИ 23.
Выход первого элемента И соединен с первыми входами вторых элементов И 2 и ИЛИ 16. Выход первого элемента ИЛИ 15 соединен с вторыми входами четвертых,,але5 ментов И 4 и ИЛИ 18. Выход второго элемента И 2 соединен с первым входом шестого элемента ИЛИ 20. Выход второго элемента ИЛИ 16 соединен с первым входом третьего элемента И 3, второй вход которого соеди0 нен с выходом тринадцатого элемента ИЛИ 27, а выход - с первым входом третьего элемента ИЛИ 17, второй вход которого соединен с выходом тринадцатого элемента И 13, а выход-с вторыми входами п тых эле5 ментов И 5 и ИЛИ 19, первые входы которых соединены с выходом четвертого элемента ИЛИ 18. Выход четвертого элемента И 4 соединен с вторым входом второго элемента ИЛИ 16. Выход п того элемента И 5 сое0 динен с первым входом четырнадцатого элемента ИЛИ 28, второй вход которого соединен с выходом четырнадцатого элемента И 14, а выход - с вторым выходом 38 тестера . Выход п того элемента ИЛИ 19 соеди5 нен с первым входом шестого элемента И 6,
второй вход которого соединен с выходом
седьмого элемента ИЛИ 21, а выход - с
первым выходом 37 тестера. Выход
с шестого элемента ИЛИ 20 соединен с
0 первыми входами седьмого элемента ИЛИ 21 и четырнадцатого элемента И 14, вторые входы которых соединены с выходом двенадцатого оэлемента ИЛИ 26, первый вход которого соединен с выходом двенад5 цатого элемента И 12, второй вход соединен с вторым входом тринадцатого элемента ИЛИ и с выходом седьмого элемента ИЛИ 24, а третий вход соединен с первым входом одиннадцатого элемента И 11 и с выходом
0 дес того элемента И 10. Выход седьмого элемента И 7 соединен с первым входом дев того элемента И 9 и с вторым входом дес того элемента ИЛИ 24, первый вход которого соединен с выходом восьмого эле5 мента И 8, первый вход которого соединен с первым входом дев того элемента ИЛИ 23 и с выходом, восьмого элемента ИЛИ 22. Выход дев того элемента И 9 соединен с третьим входом шестого элемента ИЛИ 20, второй вход которого соединен с выходом
одиннадцатого элемента И 11, второй вход которого соединен с первыми входами двенадцатого элемента И 12,тринадцатого элемента ИЛИ 27 и с выходом дев того элемента ИЛИ 23. Выход одиннадцатого элемента ИЛИ 25 соединен с первым входом тринадцатого элемента И 13 и с вторыми входами двенадцатого элемента И 12 и тринадцатого элемента ИЛИ 27.
Самопровер емый тестер дл кода 3 из 8 работает следующим образом. При поступлении на его входы 29-36 наборов кода 3 из 8 и при исправности самого тестера на выходах тестера 37, 38 сигналы будут пара- фазными, то есть будут формироватьс слова 01 или 10 (см. таблицу, в которой перечислены все 56 наборов кода 3 из 8). Если же на входы 29-36 тестера будут поступать наборы, не принадлежащие множеству наборов кода 3 из 8, то сигналы на его выходах 37, 38 будут одинаковыми, то есть будут сформированы слова 00 или 11. Например , при поступлении на входы 29-36 тестера наборов 10000000, 01000000... 00000001, 11000000... 00000011, а так же набора 00000000, число сигналов логической 1, в которых меньше двух, на выходах 37, 38 тестера будут формироватьс слова 00. При поступлении на те же входы тестера наборов 11110000... 11111111, число сигналов логической 1 в которых более трех, на выходах 37, 38 тестера будут формироватьс слова 11.
Таким образом, за вл емое устройство позвол ет обнаруживать искажени контролируемого кода 3 из 8, так как в этих случа х сигналы на его выходах будут идентичными.
Предлагаемый тестер обладает также свойством самопровер емости. Это означает , что люба одиночна неисправность в его схеме вызывает формирование на его выходах 37, 38 идентичных сигналов (слов 00 или 11) на одном или нескольких наборах кода 3 из 8. Например, неисправность константа 0 первого входа элемента И 1 будет обнаружена на наборе 11100000 кода 3 из 8, так как в этом случае на выходах 37, 38 тестера будет сформировано слово 00. Неисправность константа 1 того же входа элемента И 1 будет обнаружена, например, на наборе 01110000 кода 3 из 8, так как в этом случае на выходах 37, 38 тестера будет сформировано слово 11.
Неисправность константа 0 выхода первого элемента ИЛИ 15 тестера будет обнаружена , например, на наборе 11100000, так как в этом случае на выходах тестера будет сформировано слово 00. Неисправность константа 1 выхода того же элемента тестера будет обнаружена, например, на
наборе 00110010 кода 3 из 8, так как в этом случае на выходах 37,38 тестера будет сформировано слово 11.
Можно показать, что и люба друга
одиночна неисправность, котора может возникнуть в схеме за вл емого устройства, будет обнаружена по равенству сигналов на его выходах 37, 38 на одном или нескольких наборах кода 3 из 8.
0
Технико-экономическое преимущество за вл емого тестера заключаетс в том, что он имеет более простую, а следовательно и более надежную схему. Так, схема за вл е5 мого устройства содержит лишь 28 логических элементов, по сравнению с 30 логическими элементами у прототипа, Кроме того логические элементы за вл емого тестера в общей сложности имеют лишь 58
Claims (1)
- 0 входов, по сравнению с 62 входами тестера- прототипа. Таким образом, надежность за вл емого тестера будет, в среднем, на 10% выше надежности тестера-прототипа Формула изобретени5 Самопровер емый тестер дл кода 3 из 8, содержащий первые элементы И и ИЛИ, первые и вторые входы которых вл ютс соответственно первым и вторым входами тестера, выход первого злемента И соеди0 нен с первыми входами вторых элементов И и ИЛИ, выход второго элемента ИЛИ соединен с первым входом третьего элемента И, выход которого соединен с первым входом третьего элемента ИЛИ, выход второго эле5 мента ИЛИ, четвертые элементы И и ИЛИ, первые входы которых вл ютс третьим входом тестера, выход четвертого злемента И соединен с вторым входом второго элемента ИЛИ, выход четвертого элемента0 ИЛИ соединен с первыми входами п того элемента И и п того элемента ИЛИ, выход которого соединен с первым входом шесто-, го элемента И, выход второго элемента И соединен с первым входом шестого элемен5 та ИЛИ, выход которого соединен с первым входом седьмого элемента ИЛИ, восьмой элемент ИЛИ, первый вход которого объединен с первым входом седьмого элемента И и вл етс четвертым входом тестера, вы0 ход восьмого элемента ИЛИ соединен с первыми входами дев того элемента ИЛИ и восьмого элемента И, выход которого соединен с первым входом дес того элемента ИЛИ, выход седьмого элемента И соединен5 с вторым входом дес того элемента ИЛИ и первым входом дев того элемента, и одиннадцатый элемент ИЛИ, первый и второй входы которого объединены с одноименными входами дес того элемента И и вл ютс соответственно п тым и шестым входамитестера, выход дес того элемента И соединен с первым входом одиннадцатого элемента И, двенадцатый элемент И, выход которого соединен с первым входом двенадцатого элемента ИЛИ, тринадцатые и четырнадцатые элементы И и ИЛИ, отличающийс тем, что, с целью упрощени и повышени надежности тестера, в нем выход первого элемента ИЛИ соединен с вторыми входами четвертых элементов И и ИЛИ, вторые входы восьмого элемента ИЛИ и седьмого элемента И и вторые входы дев того элемента ИЛИ и восьмого и дев того элементов И соответственно объединены и вл ютс соответственно седьмым и вось- мым входами тестера, второй вход второго элемента И подключен -к третьему входу тестера , выход дев того элемента ИЛИ соединен с первыми входами двенадцатого элемента И и тринадцатого элемента ИЛИ и вторым входом одиннадцатого элемента И, выход которого и выход дев того элемента И соединены соответственно с вторым и третьим входами шестого элемента ИЛИ, выход одиннадцатого элемента ИЛИ соединен с вторыми входами двенадцатого элемента И и тринадцатого элемента ИЛИ и первым входом тринадцатого элемента И, выход которого соединен с вторым входом третьего элемента ИЛИ, выход которого соединен с вторыми входами п того элемента ИЛИ и п того элемента И, выход которого соединен с первым входом четырнадцатого элемента ИЛИ, выход дес того элемента ИЛИ соединен с вторыми входами тринадцатого элемента И и двенадцатого элемента ИЛИ, третий вход которого подключен к выходу четвертого элемента И, выход соединен с вторым входом седьмого элемента ИЛИ и первым входом четырнадцатого элемента И, второй вход которого подключен к выходу шестого элемента И, выходы седьмого элемента ИЛИ и четырнадцатого элемента И соединены с вторыми входами соответственно шестого элемента И и четырнадцатого элемента ИЛИ, выходы которых вл ютс соответственно первым и вторым выходами тестера.Продолжение таблицы
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU914907234A RU1783619C (ru) | 1991-01-31 | 1991-01-31 | Самопровер емый тестер дл кода 3 и 8 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU914907234A RU1783619C (ru) | 1991-01-31 | 1991-01-31 | Самопровер емый тестер дл кода 3 и 8 |
Publications (1)
Publication Number | Publication Date |
---|---|
RU1783619C true RU1783619C (ru) | 1992-12-23 |
Family
ID=21558269
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU914907234A RU1783619C (ru) | 1991-01-31 | 1991-01-31 | Самопровер емый тестер дл кода 3 и 8 |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU1783619C (ru) |
-
1991
- 1991-01-31 RU SU914907234A patent/RU1783619C/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100541442C (zh) | 高性能串行总线测试方法 | |
US5268949A (en) | Circuit for generating M-sequence pseudo-random pattern | |
US4340857A (en) | Device for testing digital circuits using built-in logic block observers (BILBO's) | |
EP0254981A2 (en) | Diagnostic circuit | |
Ostanin | Self-checking synchronous FSM network design for path delay faults | |
JPS5822839B2 (ja) | シフト・レジスタ・ラツチ回路 | |
RU1783619C (ru) | Самопровер емый тестер дл кода 3 и 8 | |
JPH04351118A (ja) | カウンタ回路 | |
US5477168A (en) | Finite state machine with means for the reduction of noise effects | |
SU1324117A1 (ru) | Самопровер емый тестер дл кода "1 из 8 | |
RU1802407C (ru) | Мажоритарное устройство | |
Wang et al. | Partially strongly fault secure and partially strongly code disjoint 1-out-of-3 code checker | |
JPH01170874A (ja) | 半導体集積回路装置のテストモード設定回路 | |
SU1203710A1 (ru) | Самопровер емый тестер дл кода 3 из 8 | |
RU2129332C1 (ru) | Счетчик импульсов в коде грея с контролем | |
SU1238051A2 (ru) | Устройство последовательного опроса К абонентов | |
SU1605232A1 (ru) | Самопровер емое устройство дл порогового контрол комбинационных узлов | |
SU1160414A1 (ru) | Устройство дл контрол логических блоков | |
SU1182686A1 (ru) | Самопровер емый тестер дл кода 3 из 6 | |
SU1179345A1 (ru) | Устройство дл контрол восьмиразр дного дешифратора | |
SU1716483A1 (ru) | Устройство дл контрол состо ний сложных динамических систем | |
RU1783620C (ru) | "Трансл тор кода "1 из 3" в код "1 из 4" | |
SU1236474A2 (ru) | Устройство управлени | |
RU48129U1 (ru) | Самопроверяемое устройство для контроля кодов "1 из 10" | |
SU690485A1 (ru) | Устройство дл контрол дешифраторов |