SU1716521A1 - Самокорректирующеес дискретное устройство - Google Patents
Самокорректирующеес дискретное устройство Download PDFInfo
- Publication number
- SU1716521A1 SU1716521A1 SU894719355A SU4719355A SU1716521A1 SU 1716521 A1 SU1716521 A1 SU 1716521A1 SU 894719355 A SU894719355 A SU 894719355A SU 4719355 A SU4719355 A SU 4719355A SU 1716521 A1 SU1716521 A1 SU 1716521A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- output
- outputs
- combinational logic
- error
- Prior art date
Links
Landscapes
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано дл повышени надежности комбинационных дискретных устройств. Цель изобретени - повышение надежности устройства. Устройство содержит исходный комбинационный логический блок, избыточный комбинационный логический блок, дешифратор ошибки, корректор, элемент ИЛИ. Повышение надежности достигаетс за счет использовани метода информационного резервировани . 2 ил. 6 табл.
Description
Изобретение относитс к вычислительной технике и может использоватьс дл повышени надежности комбинационных дискретных устройств.
Известен многофункциональный логический модуль, содержащий с первого по третий логические блоки, элемент НЕ, блок преобразовани , с первого по третий элементы неравнозначности, мажоритарный элемент, элемент И, вход синхронизации, выход, настроечные входы, информационные входы, выходы блока преобразовани , входы задани вида преобразовани . Информационные входы подключены к входам логических блоков, выходы которых подключены к первым входам элементов неравнозначности , соединенных своими вторыми входами с выходами блока преобразований. Выходы элементов неравнозначности подключены к входам мажоритарного элемента , выход которого подключен к первому входу элемента И, соединенного своим вторым входом с выходом элемента НЕ. Настроечные входы подключены к первому, второму и третьему входам блока преобразований , четвертый, п тый, шестой входы которого подключены к входам блока преобразований .
Недостатком устройства вл етс низка надежность его работы, так как корректируютс только одиночные ошибки.
Наиболее близким по технической сущности к предлагаемому вл етс устройство, использующее дл повышени надежности избыточное кодирование и содержащее исходный комбинационный логический блок, избыточный комбинационный логический блок, блок вычислени синдрома, дешифратор ошибки и корректор. Входы устройства соединены с входами исходного комбинационного логического блока и входами избыточного комбинационного логического блока , информационные выходы которого подключены к входам дешифратора ошибки, выход которого соединен с управл ющим первым входом корректора, инСП
с
СХ
ел ю
формационные входы которого подключены к выходу исходного комбинационного логического блока, а выход вл етс выходом устройства.
Недостатком устройства вл етс низ- ка надежность в работе при осуществлении коррекции ошибок большей кратности (вследствие резкого увеличени сложности резервного оборудовани ).
Целью изобретени вл етс повышение надежности устройства при осуществлении коррекции ошибок любой кратности в разр дах исходного комбинационного логического блока.
Поставленна цель достигаетс тем, что в устройство, содержащее исходный комбинационный логический блок, избыточный комбинационный логический блок, блок вычислени синдрома, дешифратор ошибки и корректор, входы устройства соединены с входами исходного комбинационного логического блока и входами избыточного комбинационного логического блока, информационные выходы которого подключены к входам блока вычислени синдрома, выходы которого подключены к входам дешифратора ошибки, выход которого соеди- нен с управл ющим первым входом корректора, информационные входы которого подключены к выходу исходного ком- бинационного логического блока, а выход вл етс выходом устройства, введен мно- говходовый элемент ИЛИ, входы которого соединены с соответствующими контрольными выходами избыточного комбинацион- кого логического блока, а выход подключен к второму управл ющему входу корректора, информационные выходы исходного комбинационного логического блока соединены с входами дешифратора ошибки.
На фиг. 1 представлена схема устройства; на фиг. 2 - схема корректора.
Устройство содержит (фиг. 1): исходный комбинационный логический блок 1, избыточный комбинационный логический блок 2, дешифратор 3 ошибки, корректор 4, элемент ИЛИ 5. Корректор 4 (фиг. 2) содержит элементы 16-21 неравнозначности.
Входы устройства соединены с входами исходного комбинационного логического блока 1 и входами избыточного комбинационного логического блока 2, информационные выходы которого подключены к входам дешифратора 3 ошибки, выходы которого соединены с управл ющими первыми вхо- дами корректора 4, информационные входы которого подключены к выходам исходного комбинационного логического блока 1, а выходы вл ютс выходами устройства. Входы логического элемента ИЛИ 5 соединены с
соответствующими контрольными выходами избыточного комбинационного логического блока 2, выход подключен к второму управл ющему входу корректора 4, информационные выходы исходного комбинационного логического блока 1 соединены с входами дешифратора 3 ошибки.
В предлагаемом устройстве реализован принцип информационного резервировани , позвол ющий корректировать ошибки любой кратности на выходах исходного комбинационного логического блока и обнаружить ошибки заданной кратности в контрольных разр дах (на выходах избыточного комбинационного логического блока ).
Выигрыш в надежности предлагаемого устройства, по сравнению с прототипом, достигаетс за счет уменьшени Сложности (по числу двух входовых логических элементов ) резервного оборудовани , (так как сложность оборудовани предназначенного дл обнаружени ошибки заданной кратности значительно меньше сложности оборудовани , используемого дл коррекции ошибок большой кратности). Если ошибка в контрольных разр дах не превышает заданной кратности, то это не приводит к формированию единичных значений в разр дах вектора ошибок, т.е. исключаетс вли ние неисправного избыточного комбинационного логического блока на работоспособность исходного комбинационного логического блока.
Предлагаемый принцип кодировани , реализованный в рассматриваемом устройстве , заключаетс в следующем.
Рассмотрим функциональную модель комбинационного дискретного устройства, содержащую гп-входов и k-выходов.
На вход дискретного устройства может быть подано /Х/-возможных xi-входных воздействий.
Комбинаци значений выходных сигналов дискретного устройства образует выходной набор V Ј- f Kyi, У2,..., yk). На выходе дискретного устройства может быть получено множество/Yfc 2 -всех возможных выходных наборов.
Определение .1. Два выходных набора i(yi. и,..., yk) и (yi, у2,..., yk) будем считать пр мым и обратным, если одноименные выходные сигналы в данных наборах имеют противоположные значени . Например, дл пр мого выходного набора 101 трехвыходного дискретного устройства, обратным выходным набором вл етс комбинаци 010.
Определение 2. Функцию f 0(yi, У2ytc); описывающую взаимное отношение между выходными сигналами пр мого и обратного выходных наборов, будем называть определ ющей функцией. Дл рассмотренных комбинаций пр мого и обратного выходных наборов определ юща функци имеет вид Y у2, уз).
Анализ выбранной математической модели позволил вы вить следующие ее свойства:
Свойство 1. Множество выходных наборов У может быть описано определ ющими функци ми.
Свойство 2. Множество выходных воздействий X включает подмножеств входных воздействий iXil, IXal,....-)Хм1, каждое из которых обеспечивает истинность соответствующей определ ющей функции.
Так как аргументы определ ющих функций между собой наход тс в строгом соответствии , to зна истинное значение (соответствующее логической единице или логическому нулю) одного из аргументов, можно определить значени всех других выходных сигналов дл данного выходного набора . Дл того, чтобы иметь такую возможность, разобьем множество |х| на два подмножества |XiJ и|Хц| таких, что: (Xt)(Xn)0.
Свойство 3. Любой выходкой набор дискретного устройства может быть представ лен в виде:
Yf f (Xi,Xfl,(1) где Xf6 N, , X2XN};
Xje M, , Xn}.
Операци посимвольного сложени по mod2 разрешенного выходного набора с выходным набором, имеющим ошибку, образует вектор ошибки
©Y| ,
где Y| - выходной набор, имеющий ошибку .
Так как значение выходного набора У Ј определ етс в соответствии с выражением (1), то формально вектор ошибки можно представить в виде
Ek f(Xi, Xj, Yf ).
Из полученного выражени следует, что коррекци выходного набора может быть выполнена , если осуществить кодирование выходного набора по |Х|) и |Xj| подмножеством входных наборов.
Утверждение 1. Минимальное количество дополнительных разр дов, необходимых дл формировани вектора ошибки Ek, исправл ющего К-кратную ошибку, определ етс выражением г К, где г - число дополнительных разр дов.
Действительно, дл задани выходного набора Y| f(Xi, Xj) необходимо использовать два подключател входных наборов .
Тогда минимальное число символов, с помощью которых можно осуществить передачу N+M сообщений, равно Hog22K 1+log22 K. Таким образом, люба К-кратна ошиб- ка На выходе дискретного устройства может быть скорректирована при условии отсутстви ошибки в проверочных разр дах.
Дл того, чтобы повысить веро тность безотказной работы дискретного устройства, резервированного предлагаемым методом, необходимо кодовые слова, подаваемые с проверочных разр дов, разнести на рассто ние d 1зар+ 1, где 1эад - кратность ошибки, обнаруживаемой в проверочных разр дах. С целью уменьшени числа проверочных разр дов, вводимых дл обеспечени данного услови , целесообразно ограничитьс обнаружением одиночной ошибки.
Данное ограничение вл етс вполне оправданным, если на каждом проверочном разр де реализуютс независимые логические функции, т.е. возникновение дефекта в избыточном комбинационном логическом блоке не приводит к размножению ошибки на его выходах.
Исходный комбинационный логический блок 1 представл ет собой комбинационное трехвыходное дискретное устройство, реализованное в известном устройстве, и вы- полн ющее на каждом выходе логические функции соответственно:
yiHh 32§з V3i§2a3vaia2a 3V 313232 V313233V va 1агаз;
y2 ai3233vaia2a3V3i32a3V §13233; уз-31а2азуа v зтагаз у 313233. Истинность дл рассматриваемого исходного комбинационного логического блока представлена в табл. 1.
В соответствии со свойством 2 множе- ство |Х1 ьключает четыре подмножества входных воздействий |Xi|, 1X2), Хз|, РЦ, каждое из которых порождает соответствующую определ ющую функцию:
v(xieXi)(yi.y2.y3);
v(xieX2) -э-т2(у1,у2,уз);
V(xieX3)(yi,y2,y3),
V(XieX4) (yi,y2iy3).
Из анализа табл. 1 следует, что каждое
подмножество включает следующие входные воздействи : Xi {xi}; Х2(х5.хб,х7};
,ХЗ,Х4}: Х4(Х8К
Кроме того, множество Х| включает два подмножества Х|-{х1,х2,хз,хб,х7,х8} и Xir- {x4,xs}, дл которых у 1 f i(Xi)1 и у i(Xn)0.
Избыточный комбинационный логический блок 2 предназначен дл формировани логических сигналов в проверочных разр дах относительно имеющихс подмножеств входных воздействий.
В общем случае подмножества Xi, X2, Хз, Х4 могут быть закодированы на двух контрольных разр дах п и пг, но дл того, чтобы выполнить условие обнаружени одиночной ошибки добавим третий контрольный раз- р д гз. Результаты кодировани занесем в табл. 2, из которой следует, что:
VXo; Г2 Хз VX гз Х2 V Хз.
Использу табл. 1, находим, что Vaia233. аХ,а1Э2аз.
В этом случае в первом контрольном разр де реализуетс логическа функци уаз(а1а2У ai32), котора может быть выполнена на базе двухвходовых логических элементов И, ИЛИ. НЕ.
Аналогичным образом построены логические функции, реализуемые на втором и третьем контрольных разр дах избыточного комбинационного логического блока, ко- торые имеют вид:
V v а2§з;
У V 3132 V 313233 V 313233.
Формировэние логического сигнэла в четвертом контрольном рэзр де гз осущест- вл етс с помощью логического элементэ ИЛИ 5. В этом случзе (Xii) f(x4 Vxs)
Дешифратор 3 ошибки предназначен дл формировани сигналов в разр дах zi, 22, 23 вектора ошибки относительно выход- ных сигналов yi, y2, уз исходного комбинационного логического блока 1 и выходных сигналов в контрольных разр дах п, Г2, гз избыточного комбинационного логического блокэ2.
Дл дискретного устройстве, содержэ- щего К-выходов, кэждому xi-входному воздействию соответствует смежный клзсс 2 -векторов, содержэщий 2 -ошибочных векторов.
Так как вектор ошибки Ек(Х|)Ёк(Хц). то количество ошибочных векторов может быть ограничено числом 2к-1/2.
В табл. 3-6 представлены четыре смежных класса выходных векторов рассмзтри- ваемого устройства дл xi бХь
Учитыва единичные значени сигналов в рэзр дах вектора ошибки дл всех возможных Ys и xi, принадлежащих Xi, X2. Хз, подмножеством входных воздействий (см. табл. 3-6).. провед аналитические преобразовани , получим логические функции, реализуемые на выходах дешифратора 3 ошибки (в разр дах вектора ошибки);
(пгз v пгз) vyir2(rV3 спгЗ);
(Г2ГЗ V Г2ГЗ) V У2П(Г2ГЗ V Г2Гз); (П ГЗ V П ГЗ) V узГ2(г1 гЗ V П Гз).(2)
Корректор 4 (фиг. 2) предназначен дл окончательного формировани ошибки и осуществлени коррекции ошибки на выходах исходного логического блока.
Формирование значени логического сигнала в каждом разр де вектора ошибки осуществл етс с помощью элементов 16- 18 неравнозначности соответственно.
В этом случае значение сигнала в разр де вектора ошибки, определ етс выражением: 2| 2| @Г4.
На элементах 19-21 неравнозначности происходит коррекци ошибки выходных сигналов исходного комбинационного логического блока 1.
Устройство работает следующим образом .
В исправном состо нии устройство реализует логические функции в соответствии с табл. 1. В разр дзх вектора ошибки формируютс сигналы, соответствующие логическому нулю.
Рассмотрим работу устройства в режиме коррекции, например, при подаче вход-: ного набора xi, порождающего выходной набор . Пусть, в результате возникновени дефекта дл данного входного воздействи , получен выходной набор , имеющий ошибку. В этом случае в проверочных разр дах п, га. гз, Г4 присутствуют сигналы , соответствующие логическому нулю. Использу систему уравнений (2) находим, что (так как ггушгз) порождает логическую единицу). (так как 1у2Г2 з) порождают логическую единицу). 23 0 (так как 2узг1Гз- -0, так как уз 0).
Так как значение , то сигналы ZL 22, 23 на элементах 16-18 не инвертируютс .
Сигнэлы 21 и Z2, поступающие на элементы 19 и 20 неравнозначности, обеспечивают коррекцию сигналов У1 и у2.На выходе устройства получаем скорректированное значение выходного набора Y 111. .
Аналогичным образом устройство рэ- ботзет при подэче других входных воздействий и наличии ошибок другой кратности.
Возникновение одниночной ошибки в проверочных разр дах п, Г2, гз не приводит формированию единичных значений в рзз- р де векторэ ошибки.
Дл сзмокорректирующегос дискретного устройства, реализующего метод вычислени синдрома, сложность декодирующего устройства составл ет
(),ii Ск +(п-К) +4К 121Лэ.
При использовании предлагаемого метода сложность декодирующего устройства составл ет
Цек.п (п-1) Ј Ск + п +
1 1. .
Веро тность безотказной работы дискретного устройства, резервированного на метод вычислени синдром с коррекцией трехкратной ошибки, оцениваетс выражением
Рс РкодРс Ј Сз|Рб3 |(1-Рб) - 1 0
РкодРС Рб3+ЗРб2(1-Рб)+
+ ЗРб(1-Рб)2+ (1-Рб)3. (3) где Ре - веро тность безотказной работы по одному информационному выходу дискретного устройства;
Рс - веро тность безотказной работы декодирующего устройства;
Ркод - веро тность безотказной работы кодирующего устройства.:
Примем среднюю сложность исходного устройства по одному выходу, равной двенадцати двухкодовым логическим элементам .
Если прин ть интенсивность отказа одного двухвходового элемента А 0,1-КГ5
--, то его веро тность безотказной работы час-f
равна .
Тогда веро тность безотказной работы по одному выходу составл ет .
Соответственно Рс Рлэ121. Минимизированную сложность кодирующего устройства определ ем, использу выражение (2)
1.код(Ш-п). где , общее число разр дов.
В этом случае Ркод Рлэ36.
При минимизированной сложности кодирующего устройства возникновение в нем дефекта приводит к по влению ошибки кратности большей трех.
Подставл полученные значени в выражение (3), определ ем веро тность отказа Qc,
,5907M(T4.
Дл предлагаемого устройства веро тность безотказной работы оцениваетс выражением .п(Рб3+ЗРб2(1-Рб)+ЗРб(1-Рб) +
+ (1-РбГрЛ4Рк3(1-Рк),(4)
где РК веро тность безотказной работы по одному выходу кодирующего устройства. Средн сложность кодирующего устройст- 0 ва по одному выходу составл ет семь двух- входовых элементов, т.е. .
Pr-D 66
Подставл полученные значени выражение (4). определ ем веро тность отказа 5 дл предлагаемого способа ,6875-1(Г5.
Claims (1)
- Формула изобретени0 Самокорректирующеес дискретное устройство , содержащее исходный комбинационный логический блок, избыточный комбинационный логический блок, блок вычислени синдрома, дешифратор ошибки и5 корректор, входы устройства соединены с входами исходного комбинационного логического блока и входами избыточного комбинационного логического блока, информационные выходы которого подключе0 ны к входам блока вычислени синдрома,выходы которого подключены к входам синдрома дешифратора ошибки, выход которого соединен с управл ющим первым входом корректора, информационные входы кото5 рого подключены к выходам исходного комбинационного логического блока, а выход вл етс выходом устройства, отличающеес тем. что, с целью повышени надежности устройства, в него введен мно0 говходовый элемент ИЛИ, входы которого соединены с соответствующими контрольными выходами избыточного комбинационного логического блока, а выход подключен к второму управл ющему входу корректора,5 информационные выходы исходного комбинационного логического блока соединены с входами эталонных сигналов дешифратора ошибки.fll&fat tta/По.&л.и-цл &/ПаЈл.ъе,чА 3/ПаЛица Ј/71еь1Гли#а. &/rtafauttA 6а гIB1771k.1011П3 - fa19e20Щ &2ft з21
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894719355A SU1716521A1 (ru) | 1989-07-14 | 1989-07-14 | Самокорректирующеес дискретное устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894719355A SU1716521A1 (ru) | 1989-07-14 | 1989-07-14 | Самокорректирующеес дискретное устройство |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1716521A1 true SU1716521A1 (ru) | 1992-02-28 |
Family
ID=21461063
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU894719355A SU1716521A1 (ru) | 1989-07-14 | 1989-07-14 | Самокорректирующеес дискретное устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1716521A1 (ru) |
-
1989
- 1989-07-14 SU SU894719355A patent/SU1716521A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР Мг 13488.16, кл. G 05 В 23/02, 1986. Щербаков П.С. Самокорректирующиес дискретные устройства - М.: Машиностроение, 1975, с. 78, рис. 31. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2206688C (en) | Digital transmission system for encoding and decoding attribute data into error checking symbols of main data, and method therefor | |
CN113491080B (zh) | 多模式信道编码 | |
US4455655A (en) | Real time fault tolerant error correction mechanism | |
US3831143A (en) | Concatenated burst-trapping codes | |
US3452328A (en) | Error correction device for parallel data transmission system | |
US9471416B2 (en) | Partitioned error code computation | |
GB2303029A (en) | Parallel CRC error correction | |
JPS63236416A (ja) | 符号化復号化方法 | |
US4055832A (en) | One-error correction convolutional coding system | |
SU1716521A1 (ru) | Самокорректирующеес дискретное устройство | |
US2954432A (en) | Error detection and correction circuitry | |
JPS6029068A (ja) | 伝送誤り検出方式 | |
US3500320A (en) | Error correcting means for digital transmission systems | |
US3237160A (en) | Semiconductor multiple-word correlator | |
RU2542665C1 (ru) | Устройство хранения и передачи данных с обнаружением и исправлением ошибок в байтах информации | |
JPH0345020A (ja) | 巡回符号処理回路 | |
JPS5851642A (ja) | デジタル信号伝送方式 | |
RU51427U1 (ru) | Отказоустойчивое запоминающее устройство повышенной достоверности функционирования | |
US11789423B2 (en) | Programmable logic controller | |
SU1580567A1 (ru) | Кодек несистематического сверточного кода | |
Mytsko et al. | Fast decoder of BCH code with cyclic decoding method | |
SU1302327A1 (ru) | Запоминающее устройство с исправлением модульных ошибок | |
SU1233145A1 (ru) | Устройство дл вычислени модул комплексного числа | |
SU1691893A2 (ru) | Устройство дл сдвига информации с контролем | |
SU1383509A1 (ru) | Устройство дл исправлени ошибок |