SU1173445A1 - Устройство дл стирани информации в перепрограммируемых блоках пам ти - Google Patents
Устройство дл стирани информации в перепрограммируемых блоках пам ти Download PDFInfo
- Publication number
- SU1173445A1 SU1173445A1 SU843691083A SU3691083A SU1173445A1 SU 1173445 A1 SU1173445 A1 SU 1173445A1 SU 843691083 A SU843691083 A SU 843691083A SU 3691083 A SU3691083 A SU 3691083A SU 1173445 A1 SU1173445 A1 SU 1173445A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- inputs
- address
- memory
- Prior art date
Links
Landscapes
- Storage Device Security (AREA)
Abstract
УСТРОЙСТВО ДЛЯ СТИРАНИЯ ИНФОРМАЦИИ В ПЕРЕПРОГРАММИРУЕМЫХ БЛОКАХ ПАМЯТИ, содержащее формирователь адресных сигналов j накопитель, один вход которого подключен к выходу формировател адресных сигналов,отличающеес тем, что, с целью повышени надежности устройства за счет исклю:чени несанкционированного стирани информации, в него введены элемент ИЛИ-НЕ, элемент И, причем входы элемента ИЛИ-НЕ подключены к другим входам накопител и вл ютс адресными входами устройства, выход элемента ШШ-НЕ соединен с одиим входом элемента И, другой вход которого вл етс управл ющим входом устройства, выход элемента И подключен к входу формировател адресных сигналов. (Л
Description
I
Изобретение относитс к вычислительной технике, в частности к запоминающим устройствам (ЗУ) на МНОП транзисторахJ и может найти применение при разработке устройств стирани .всего пол пам ти в электрически перепрограммируемьк блоках пам ти (ГШЗУ).
Цель изобретени - повышение надежности.устройства за счет исключени несанкционированного стираНИН информации.
На чертеже схематически представлена блок-схема предлагаемого устройства.
Устройство содержит накопитель 1f формирователь 2 адресного сигнала g элемент И 3 элемент ИЛИ-НЕ 4, адресные шины 5 и шину.6 управлени .
Выход формировател 2 сигнала стирани всего пол пам ти соединен с входом общего стирани накопител 1. Входы элемента ИЛИ-НЕ 4 подключены к адресным входам накопител 1, а его выход - к первому входу элемента И 3. Второй вход элемента И 3 вл етс управл ющим входом 6 устройства, а выход элемента И 3 подключен к входу формировател 2 сигнала стирани всего пол пам ти.
Устройство работает следующим образом.
452
Сигнал запуска стирани всего, пол пам ти с шины 6 поступает на вход логического элемёй а И 3. На другой вход логического элемента
ИЗ поступает разрешающий сигнал с инверсного выхода логического элемента ИЛИ-НЕ 4, входы которого соединены с адресными шинами. . Разрешение вырабатьшае.тс при
условии, что на адресных шинах 5 имеютс нулевые сигналы (нулевой адрес ).
Таким образом, с помощью логичес .ких элементов ШШ-НЕ 4 и И 3 осуществл етс дополнительньш контроль
правильности выработки (формировани ) сигнала стирани всего пол пам ти (общего стирани ).
В устройствах общего стирани s
где этот контроль отсутствует, случайное формирование сигнала стирани может привести как к выходу из стро пам ти, так и к несанкционированному ее стиранию.
Уменьшение веро тности выхода
из стро пам ти и ее-несанкционированного стирани приводит к повьш1ению долговечности и надежности блока пам ти, а также к повьш1ению производительности труда за счет уменьшени затрат труда на восстановление ошибочно стертого пол пам ти.
Claims (1)
- УСТРОЙСТВО ДЛЯ СТИРАНИЯ ИНФОРМАЦИИ В ПЕРЕПРОГРАММИРУЕМЫХ БЛОКАХ ПАМЯТИ, содержащее формирователь адресных сигналов , накопи- < тель, один вход которого подключен к выходу формирователя адресных сигналов,отличающееся тем, что, с целью повышения надежности устройства за счет исклю:чения несанкционированного стирания информации, в него введены элемент ИЛИ-HE, элемент И, причем входы элемента ИЛИ-HE подключены к другим входам накопителя и являются адресными входами устройства, выход элемента ИЛИ-HE соединен с одним входом элемента И, другой вход которого является управляющим входом устройства, выход элемента И подключен к входу формирователя адресных сигналов.SU ан ιΐ,.ΐ 73445..
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU843691083A SU1173445A1 (ru) | 1984-01-23 | 1984-01-23 | Устройство дл стирани информации в перепрограммируемых блоках пам ти |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU843691083A SU1173445A1 (ru) | 1984-01-23 | 1984-01-23 | Устройство дл стирани информации в перепрограммируемых блоках пам ти |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1173445A1 true SU1173445A1 (ru) | 1985-08-15 |
Family
ID=21099941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU843691083A SU1173445A1 (ru) | 1984-01-23 | 1984-01-23 | Устройство дл стирани информации в перепрограммируемых блоках пам ти |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1173445A1 (ru) |
-
1984
- 1984-01-23 SU SU843691083A patent/SU1173445A1/ru active
Non-Patent Citations (1)
| Title |
|---|
| Интегральные микросхемы. Технический каталог. Изд-во ВДИИ Электроника, 1979, с.29. Авторское свидетельство СССР №955194, кл. Cj 11 С 7/00, 1982. * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5224070A (en) | Apparatus for determining the conditions of programming circuitry used with flash EEPROM memory | |
| US4953129A (en) | Nonvolatile semiconductor memory device capable of reliably writing data and a data writing method therefor | |
| JPH0729386A (ja) | フラッシュメモリ及びマイクロコンピュータ | |
| KR900008526A (ko) | 반도체 기억장치 | |
| US5384734A (en) | Multiport memory device and an operation method thereof | |
| US4744058A (en) | Semiconductor programmable memory device and method of writing a predetermined pattern to same | |
| JPH02141994A (ja) | 不揮発性半導体メモリ | |
| US8886915B2 (en) | Multiprocessor system having direct transfer function for program status information in multilink architecture | |
| US4344131A (en) | Device for reducing the time of access to information contained in a memory of an information processing system | |
| SU1173445A1 (ru) | Устройство дл стирани информации в перепрограммируемых блоках пам ти | |
| JPS6128198B2 (ru) | ||
| JPH09147581A (ja) | 半導体記憶装置、及びデータ処理装置 | |
| US6279068B2 (en) | Set of two memories on the same monolithic integrated circuit | |
| KR890013651A (ko) | 프로세서로 제어되는 플레시 메모리용 지령포트 구조 | |
| KR950008440B1 (ko) | 비트 클리어 및 레지스터 초기화 기능을 갖는 반도체 기억 회로 | |
| EP0797209B1 (en) | Timesharing internal bus, particularly for non-volatile memories | |
| JPS62146021A (ja) | Ｃｍｏｓエンコ−ド回路 | |
| SU1215137A1 (ru) | Запоминающее устройство с коррекцией информации | |
| SU419982A1 (ru) | ЗАПОМИНАЮЩЕЕ УСТРОЙСТВОЦП•'t-li | |
| SU1236560A1 (ru) | Запоминающее устройство | |
| SU982092A1 (ru) | Программируемое логическое устройство | |
| SU493164A1 (ru) | Ассоциативное запоминающее устройство | |
| JPH02249738A (ja) | プリセット情報記憶装置 | |
| SU455345A1 (ru) | Устройство дл обмена информацией между внешними устройствами и основной пам тью электронной вычислительной машины | |
| KR100247906B1 (ko) | 반도체 메모리 장치의 데이타 처리방법 및 장치 |