SU1166148A2 - Генератор функций - Google Patents

Abstract

ГЕНЕРАТОР ФУНКЦИЙ по авт. св. № 1057966, отличающийс  тем, что, с целью повышени  точности воспроизведени  функций, в него дополнительно введен коммутатор , подключенный первой и второй группами информационных входов к выходам дополнительных разр дов первого и второго запоминающих устройств соответственно , управл ющим входом - к второму выходу триггера, а выходами - к входам управлени  коэффициентом делени  делител  частоты. € (Л 05 05 4;: 00

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано , в частности, дл  воспроизведени  продолжительных функций времени в моделирующих устройствах.

По основному авт. св. - 1057966 известен генератор функций, содержащий генератор импульсов и первый счетчик, соединенный выходом с входом первого запоминающего устройства, выходы которого подключены к входам установки начальных условий интеграторов первой группы, каждый i-ый (1 i п, где п - количество интеграторов в группе), из которых соединен сигнальным входом с выходом (i +1) го интегратора первой группы, второй счетчик , второе запоминающее устройство, вторую группу из п интеграторов, переключатель , делитель частоты, триггер, элемент задержки и элементы И, первый из которых подключен первым входом к шине запуска генератора функций, управл ющему входу генератора импульсов и к первому входу второго элемента. И, вторым входом - к первому выходу триггера, управл ющему входу переключател  и к первому входу третьего элемента И, а выходом - к входам управлени  режимом работы интеграторов первой группы, сигнальный вход п-го из которых соединен с соответствующим выходом первого запоминающего устройства, а выход первого интегратора первой группы подключен ,к первому сигнальному входу переключател , соединенного выходом с выходной шиной генератора функций, причем выход генератора импульсов подключен через делитель частоты к входу элемента задержки и к счетному входу триггера, соединенного вторым выходом с вторым входом второго элемента И и с первым входом четвертого элемента И, подключенного выходом к счетному входу первого счетчика, а вторым входом - к выходу элемента задержки и к второму входу третьего элемента И, соединенного выходом со счетным входом второго счетчика, подключенного выходом к входу второго запоминающего устройства, выходы которого соединены соответственно с входами установки начальных условий интеграторов второй группы и с сигнальным входом п-го интегратора второй группы, причем каждый i-й (1 ) интегратор второй группы подключен сигнальным входом к выходу (i+ 1)-го интегратора второй группы, выход первого интегратора второй группы соединен с вторым сигнальным входом переключател , а выходы управлени  режимом рпботы интеграторов второй группы подключены к выходу второго элемента И.

В предлагаемом генераторе функций реализуетс  сплайн п-ой степени дл  случа , когда область определени  функции разбита на отрезки аппроксимации равной длины. Это обсто тельство ухудщает точность воспроизведени  функций, так как не учитывает локальное поведение функции в области ее определени , когда дл  сохранени  заданной точности в одних случа х следует уменьщить , а в других случа х увеличить длины интервалов аппроксимации.

Цель изобретени  заключаетс  в повыщении точности воспроизведени  функций.

Поставленна  цель достигаетс  тем, что

в генератор функций дополнительно введен

коммутатор, подключенный первой и второй группами информационных входов к выходам дополнительных разр дов первого и второго запоминающих устройств соответственно , управл ющим входом - к второму выходу триггера, а выходами - к входам управлени  коэффициентом делени  делител  частоты.

На фиг. 1 показана блок-схема генератора функций (дл  случа  п 3); на фиг. 2 0 возможный вариант выполнени  запоминающих устройств.

Генератор функций (фиг. 1) содержит генератор 1 импульсов, щину 2 запуска, делитель 3 частоты, триггер 4, элемент 5 за держки, первый и второй счетчики 6 и 7, первое и второе запоминающие устройства 8 и 9, первую группу 10 интеграторов 11, вторую группу 12 интеграторов 13, переключатель 14, с первого по четвертый элеQ менты И 1.5-18, коммутатор 19 и шину 20 прерывани  решени .

Каждое из запоминающих устройств 8 и 9 может содержать (фиг. 2) цифровой блок 21 пам ти и цифроаналоговые преобразователи 22-25.

Функционирование коммутатора 19 происходит следующим образом. Когда триггер 4 находитс  в нулевом состо нии, с выходов коммутатора на входы делител  3 частоты коммутируютс  сигналы с выходов дополнительных разр дов запоминающего устройства 8, если же триггер 4 находитс  в «1 то на входы делител  3 поступают коды дополнительных разр дов запоминающего устройства 9. Делитель 3 представл ет собой обычный делитель частоты с кодоуправл емым коэффициентом делени  на счетном входе которого включен элемент запрета (не показан). Один вход элемента запрета соединен с выходом генератора 1, другой вход подключен к щине 20 прерывани . Если сигнал на этой щине равен «О импульсы, с выхода генератора 1 беспреп тственно поступают в делитель 3. Если же сигнал прерывани  равен «1, элемент запрета закрываетс  и преп тствует поступлению импульсов.

5 В основу работы генератора функций положена аппроксимаци  воспроизводимой функции полиномиальным сплайном степени п, который на произвольном j-ом интервале аппроксимации длины Atj tj.-tj имеет вид

-.(t) iaf (i-il

гдеа5,(;1,11)коэффициенты сплайна;

-fcj - значение левой границы интервала аппроксимации.

Степень сплайна определ етс  числом последовательно соединенных интеграторов в группах 10 и 12. На фиг. 1 изображена схема генератора функций дл  случа  воспроизведени  кубических сплайнов. Длина л tj каждого интервала аппроксимации регулируетс  путем изменени  коэффициента делени  делител  3. При заданных значени х коэффициентов aj функции (1) и единичных коэффициентах передачи интеграторов 11 и 13 на сигнальные входы первых интеграторов каждой группы должно подаватьс  напр жение, пропорциональное bj (-) п , а на входы установи начальных условий интеграторов напр жение, пропорциональное (-1 X i где i - текущий пор док производной на выходе интегратора относительной функции fj-(t).

Перва  группа 10 интеграторов 11, запоминающее устройство 8 и счетчик 6 предназначены дл  воспроизведени  сплайна на всех нечетных интервалах аппроксимации , а блоки 7, 9 и 12 - на четных интервалах аппроксимации.

Каждый из интеграторов 11 и 13 имеет три режима функционировани : «Подготовка , «Работа и «Прерывание. Переход из одного режима в другой происходит при изменении двоичных переменных на управл ющих входах интеграторов 11 и 13. Если на щине 20 и выходах элементах И 15 и 16 сформирован «Лог. О, то реализуетс  режим «Подготовка, при котором входные цепи интеграторов разрываютс  и осуществл етс  зар д интегрирующих емкостей до тех значений напр жений начальных условий , которые устанавливаютс  на выходах запоминающих устройств.

В режиме «Работе на выходе элемента И 15/ИЛИ 16 устанавливаетс  «Лог. 1. При этом входные цепи интеграторов замыкаютс , что фактически означает решение неоднородного дифференциального уравнени  п-го пор дка с заданными начальными услови ми.

Переход из режима «Работа в режим «Прерывание происходит при поступлении «Лог. 1 по щине 20. В этом режиме интегрирующие емкости в цеп х обратной св зи интеграторов сохран ют те напр жени , которые сформировались на них к моменту подачи сигнала прерывани .

Выходна  шина генератора функций св зана с выходом переключател  14. Логика работы переключател  такова: если двоичный сигнал на его управл ющем входе равен «Ь, то на выход переключател  коммутируетс  напр жение с выхода группы 10 с интеграторов 11; в противном случае на выход переключател  коммутируетс  напр жение с выхода группы 12 интеграторов 13. Непосредственно перед началом формировани  заданной функции времени на устройство подаетс  сигнал «Начальна  установка , который обнул ет делитель 3, триггер 4, счетчики 6 и 7, а также разрещает считывание информации из запоминающих устройств 8 и 9. Теперь в счетчиках 6 и 7 будет сформирован код адреса первой  чейки, который воздействует на адресные входы цифровых блоков пам ти 21. В результате этого происходит считывание информации из первых  чеек блоков 21 цифровой пам ти на цифровые входы преобразователей 22-25, а также на информацион ные входы коммутатора 19.

Каждый из преобразователей 22-25 преобразуеткодсоответствующего

коэффициента в пропорциональное ему

5 напр жение с требуемым знаком. Поскольку сигнал запуска по шине 2 отсутствует, то на выходах элементов И 15 и 16 формируютс  нулевые двоичные сигналы, которые перевод т в режим «Подготовка все интеграторы , интегрирующие емкости которых (не показаны) зар жаютс  до напр жений начальных условий. При этом на выходной шине генератора функций по вл етс  напр жение, пропорциональное fi(O), поскольку переключатель 14 коммутирует на выход напр жение с в 1хода первой группы

10 интеграторов 11.

В св зи с тем, что на втором инверсном выходе три/тера 4 сформирован сигнал «Лог. 1, коммутатор 20 коммутирует на входы управлени  коэффициентом делени  делител  3 цифровой код с выхода запоминающего устройства 8. Тем самым задаетс  л ti - длительность первого интервала аппроксимации.

С поступлением по шине 2 сигнала запуска включаетс  генератор 1, выходные сиг5 налы которого воздействуют на делитель 3. Одновременно сигнал запуска формирует «1 на выходе элемента И 15, в результате чего перва  группа 10 интеграторов 11 переводитс  в режим «Работа. При этом

0 входные цепи интеграторов замыкаютс  и образуетс  аналогова  вычислительна  система дл  решени  соответствующего дифференциального управлени  при заданных начальных услови х на первом интервале t е О, д tJ.

5 Спуст  врем  д tj на выходе делител  3 по вл етс  импульс, который устанавливает в «1 триггер 4. Последнее обсто тельство влечет за собой следующие изменени  в

схеме: коммутатор 19 переключаетс , задава  тем самым длительность интервала &ta; переключатель 14 коммутирует на выход генератора 12 функций выходной сигнал второй группы интеграторов 13, на выходе элемента И 16 формируетс  «Лог. 1, в результате чего интеграторы 13 второй группы переход т в режим «Работа дл  получени  решени  fj( ) €. ti, t + д tj соответствующего дифференциального управлени , на выходе элемента И 15 формируетс  «Лог. О, в результате чего интеграторы 11 первой группы переход т в режим «Подготовка .

Спуст  некоторую задержку, достаточную дл  окончани  переходного процесса в триггере 4, на выходе элемента задержки формируетс  импульс, который совместно с единичным сигналом с пр мого выхода триггера 4 дает «1 на выходе элемента И 18. Этот сигнал воздействует на суммирующий вход счетчика 6, увеличива  его состо ние на единицу. Вследствие этого в счетчике 6 оказываетс  записанным код адреса второй  чейки запоминающего устройства 8. Считанна  из этой  чейки информаци  используетс  в режиме «Подготовка интеграторов 11.

С приходом следующего импульса с выхода ДЧ 3 группа 10 интеграторов переключаетс  в режим «Работа, а группа 12 интеграторов - в режим «Подготовка, и т. д.

Остановка процесса воспроизведени  функции происходит в момент времени по влени  сигнала переноса с выхода последнего разр да счетчика 7. Если сигнал останова не выполн ет функцию формировани , то устройство будет работать в режиме периодического воспроизведени  функции. Дл  того, чтобы прервать процесс рещени  и зафиксировать, т. е. измерить его значение , в необходимый момент времени по щине 20 подаетс  положительный импульс прерывани , который переводит интегратоQ ры 11 и 13 в режим запоминани  напр жений на их интегрирующих емкост х (при этом св зи между интеграторами в группе разрываютс ). Одновременно сигнал прерывани  запрещает поступление импульсов с выхода генератора 1на вход делител  3,

5 внутреннее состо ние которого тем самым запоминаетс . Если после фиксации рещени  вернуть к нулевому значению сигнал по щине 20, процесс рещени  продолжаетс  с той точки, в которой он был прерван.

Предлагаемый генератор функций по сравнению с известным при фиксированном объёме пам ти запоминающих устройств позвол ет повысить точность воспроизведени  произвольных функций за счет того, что на отрезках с больщими вариаци ми производных высоких пор дков (где отклонение аппроксимирующего сплайна от исходной функции может быть наибольщим) длительность интервалов аппроксимации уменьшаетс  до необходимых величин, т. е. реализуетс  оптимальное представление аппроксимирующего сплайна.

Указанное преимущество определ ет технико-экономическую эффективность возможного применени  генератора функций.

Claims (1)

1. ГЕНЕРАТОР ФУНКЦИЙ по авт. св. № 1057966, отличающийся тем, что, с целью повышения точности воспроизведения функций, в него дополнительно введен коммутатор, подключенный первой и второй группами информационных входов к выходам дополнительных разрядов первого и второго запоминающих устройств соответственно, управляющим входом — к второму выходу триггера, а выходами — к входам управления коэффициентом деления делителя частоты.