SU1160569A1 - Логический анализатор - Google Patents

Abstract

ЛОГИЧЕСКИЙ АНАЛИЗАТОР,содержащий двоичный счетчик, элемент И, регистр, индикатор и.сумматор по модулю два, выходы которого подключены к соответствующим информационным входам регистра, выходы которого подключены к соответствув цим входам индикатора и первым входам сумматора по модулю, два, вторые . входы которого, кроме последнего, соединены с соответствующими выходами двоичного счетчика, вход установки в О которого подключен к первому входу устройства и входу установки в О регистра, вход синхронизации которого соединен с вьгкодом элемента И, входы которого подключены к второму и третьему входам устройства соответственно, о т л и ч а ю щ и и с   тем, что, с целью повышени  достоверности диагностики, счетный вход двоичного счетчика соеди нен с вторым входом устройства, а i. О) последний из вторых входов cy iatopa с по модулю ДВА подключен к пине логи-. ческой единицы.

Description

с т

к

а

R&

 

ел

б: со Изобретение относитс  к импульс ной технике и может быть применено дл  наладки, ремонта и контрол  цифровых устройств (например, ЭВМ, микропроцессорные системы, и прочее) Известен логический анализатор, содержащий регистр, индикатор и сум матор по модулю два, входы которого подключены к выходам соответствующи разр дов регистра сдвига, вход кото рого соединен с выходом сумматора п модулю два ,fl3 . Недостатком этого устройства  вл етс  невозможность локализовать ошибку во входной последовательност Наиболее близким техническим решением к предлагаемому  вл етс  логический анализатор, содержащий двоичный счетчик, элемент И, регист индикатор и сумматор по модулю два выходы которого подключены к соотве ствующим информационным входам реги стра, выходы которого подключены к соответствующим входам индикатора и первым входам сумматора по модулю два, вторые входы которого, кроме последнего, соединены с соответствующими выходами двоичного счетчика , вход установки в О которого подключен к первому входу устройст- на и ВХОДУ: установки в О регистра , вход синхронизации которого соединен с вькодом элемента И, вход которого подключены к второму и третьему входам устройства соответственно , при этом двоичный счетчик входит в состав счетчика с исключен ным нулевым состо нием, содержащим, кроме этого, три элемента И-НЕ и триггер 3 Однако известному логическому анализатору присуща недостаточна  достоверность диагностики, заключающа с  в невозможности вы влени  ошибки более, чем в двух разр дах входной последовательности. Цель изобретени  - повьшение дос товерности диагностики. Дл  достижени  поставленной цели в логическом анализаторе, содержащем двоичньй счетчик, элемент И, регист индикатор и сумматор по модулю два, выходы которого подключены к соответствуи цим информационным входам регистра, выходы которого подключены к соответствукщим входам индикатора и первым входам сумматора п модуЛю два, вторые входы которого. кроме последнего, соединены с соответствую цими выходами двоичйого счетчика , вход установки в О которого подключен к первому входу устройства и входу установки в О регистра, вход синхронизации которого соединен с вькодом элемента И, входы которого подключены ко второму и третьему входам устройства соответственно , счетный вход двоичного счетчика соединен со вторым входом устройст-ва , а последний из вторых входов сумматора по модулю два подключен к шине логической единицы. На чертеже приведена функциональна  схема логического, анализатора. Логический анализатор содержит двоичный счетчик 1, сумматор 2 по модулю два, регистр 3, элемент И 4, индикатор 5, первый, второй и третий входы 6-8, шину 9 логической t. Вход 6 логического анализатора соединен со входами установки в О двоичного счетчика 1 и регистра 3, вход 7 соединен со счетным входом двоичного счетчика 1 и первым входом элемента И 4, выход которого соединен со входом синхронизации регистра 3. Выходы регистра 3 соединены со входами индикатора 5 и первыми входами сумматора 2 по модулю два. Вбкоды двоичного счетчика 1 соединены со вторыми входами сумматора 2 по модулю два, кроме последнего , который соединен с шиной 9 логической 1. Вход 8 подключен ко второму входу элемента И 4. Логический анализатор работает следующим образом. Перед началом работы импульсом по входу 6 счетчик 1 и регистр 3 устанавливают в состо ние О. Провер емую последовательность подают на вход 8, на вход 7 подают синхроимпульсы,синхронизирующие каждый разр д последовательности . По переднему фронту синхроимпульсов происходит запись в регистр 3, по заднему - переключение счетчика 1. Состо ние выходов регистра 3 опи- сьюаетс  уравнением ft(d)dL- h, где k - длина последовательности;  6 - значение i-ro бита последовательности , .«з/ { 0,1); 3 hj - сигнал на входах сумматора по модулю два на i-ом шаге € - суммирование по модулю 2 Обозначим содержимое (г-1) разр  дов, у .которых входы сумматора 2 со динены со .счетчиком, индексом г-1, содержимое г-го разр да, дл  которо го вход сумматора 2 подключен к шин 9 логической единицы, индексом 1. Тогда tr-i . пл  : , (2) ДЛЯ hf;/ : Последовательность с ошибками мо но представить в виде . ofcd(-©e, последовательность, содержаща  О в правильных битах и IV в битах, где есть ошибка Тогда,воспользовавшись линейность операции XI), можно записать ft(d)-. (d.- . e)l74 -ftU) Т 3) - 1-1jr-l где i, j - номера бит содержащих ошибку} V - количество бит, содержа , J , щих ошибку. Обнаружение и локализаци  ошибки производитс  путем анализа суммы Д по модулю два состо ни  (с( ) регистра 3 дл  заведомо правильной по следовательности и состо ки  /3 (о( ) - дл  анализируемой последова тельности, возмшсно содержащей ошиб Из формулы (3) следует V () А /3(с(| + 3(с().Ъ2: Подставив значение формулы (2) в формулу (4), получим mod. 1J52- (5) -: i:uj-i). . j:1 , Отсюда вытекают следующие выводы . Дл  последовательности любой дли ны любые ошибки в нечетком числе бит будут обнаружены, так как t jt Oj дл  последовательности длиной г при ошибке в одном бите 1, следовательно, така  ошибка однозначно локализуетс : 9 ( Г-1) i Л- + где i-i номер ошибочного битаг дл -последовательности длиной при ошибке в ( i,-0 0 (ia-bO, так как-1 , следовательно, лю ба  така  ошибка будет обнаружена, П р и м е. р. Пусть число г разр дов регистра, сумматора по модулю два и счетчика будет равно 4 и исходна  (эталонна ) последовательность будет длиной 17 бит: 01110100001011001. Введем ошиёки в 1, 2, 7, 9 и 13 биты: 01111100100011010 (счет бит идет с конца). Состо ни  выходов счетчика 1, сумматора 2 по модулю Два, регистра 3 при проверке исходной и ошибочной последовательностей дл  каждого такта работы анализатора приведены в таблице, причем состо ни  выходов регистра приведены дл  момента времени после окончани  синхроимпульса соответствующего такта, а состо ни  выходов счЁ1чика и сумматора по модулю два - дл  момента времени между передним и задним фронтами синхроимпульса. Сравнение результирующих состо ний выходов регистра 3 дл  исходной и ошибочной последовательностей показывает их несовдадение, что указывает на наличие ошибки (см, таблицу),5 При подключении устройства показани  индикатора 5 в случае наличи  однобитовой ошибки или двухбитовой ошибки при k будут отличатьс  от показани  дл  правиль-yf ной последовательности, таким об- разом, эти ошибки будут обнаружены; возможна локализаци  однобитовой ошибки при k . Кроме того, при любых k возможно вы вление ошибок в любом нечетном числе бит, . Так.им образом, подключение счетного входа двоичного счетчика ко входу синхронизации, а последнего з вторьк входом сумматора по модую два к шине логической. Т повыает .достоверность диагностики цифpOBbix устройств с помощью предложен ого логического анализатора.

Claims (1)

1. ЛОГИЧЕСКИЙ АНАЛИЗАТОР,содержащий двоичный счетчик, элемент И, регистр, индикатор и.сумматор по модулю два, выходы которого подключены к соответствующим информацион. рого подключены к соответствующим входам индикатора и первым входам сумматора по модулю, два, вторые . ¹ входы которого, кроме последнего, соединены с соответствующими выходами двоичного счетчика, вход установки в О которого подключен к первому входу устройства и входу установки в 0 регистра, вход синхронизации которого соединен с выходом элемента И, входы которого подключены к второму и третьему входам устройства соответственно щ и ния достоверности диагностики, счетный вход двоичного счетчика соеди- йене вторым входом устройства, а | последний из вторых входов сумматора по модулю два подключен к шине логи-;

   , о т л и ч а ю й с я тем, что, с целью повыше-

   Ό (Л с:

   еь

   1 1160569 2