SU1149271A1 - Устройство сопр жени анализатора технологического процесса с ЭВМ - Google Patents
Устройство сопр жени анализатора технологического процесса с ЭВМ Download PDFInfo
- Publication number
- SU1149271A1 SU1149271A1 SU833669561A SU3669561A SU1149271A1 SU 1149271 A1 SU1149271 A1 SU 1149271A1 SU 833669561 A SU833669561 A SU 833669561A SU 3669561 A SU3669561 A SU 3669561A SU 1149271 A1 SU1149271 A1 SU 1149271A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- inputs
- input
- outputs
- main
- Prior art date
Links
Landscapes
- Other Investigation Or Analysis Of Materials By Electrical Means (AREA)
- Automatic Analysis And Handling Materials Therefor (AREA)
Abstract
УСТРОЙСТВО СОПРЯЖЕНИЯ АНАЛИЗАТОРА ТЕХНОЛОГИЧЕСКОГО,. ПРОЦЕССА С ЭВМ, содержащее формирователь импульсов информации и формирователь стробирующих импульсов, триггер записи, (п - к)-разр дных счетчиков, (т+1)-разр дный регистр, к, причем вход формировател импульсов информации соединен с выходом информационных сигналов анализатора технологического процесса, вход формировател стробирующих импульсов соединен с выходом синхросигналов анализатора технологического процесса, Кч выходов (п-k)-разр дных счетчиков соединены соответственно с входами ли младших .разр дов (n + D-разр дного регистра, (m+t) выходов которого соединены с информационными входами ЭВМ, о т л ичающеес тем, что, с целью повышени быстродействи устройства, в него введены два магистральных усилител приема и два магистральных усилител передачи, магистральный элемент И и блок управлени , содержащий четыре элемента И,и -разр дный распределитель импульсов и триггер готовности, причем выходы формировател импульсов информации и формировател стробирующих импульсов соединены соответственно с входами первого и второго магистральных усилителей передачи, выходы которых через соответствующие линии св зи соединены с входами первого и второго магистральных усилителей приема, выходы которых соединены с входами магистрального элемента И, выход которого соединен с первым входом триггера записи, пр мой выход которого соединен с входом (fn+1)-ro старшего разр да (m-t-1)разр дного регистра, выход первого магистрального усилители приема соединен со.счетными входами (п-к)-раз (Л р дных счетчиков, входы стробировани которых соединены с инверсным выходом триггера записи, выход второго магистрального усилител приема соединен с тактовым входом п -разр дного распределител импульсов блока управлени , выходы которого соединены с входами разрешени записи соответствующих к -разр дных счетчиков, первые входы первого, второго и третьего элементов И блока управлени соединены соответственно с выходами Останов, Прием, Вьтолнение, ЭВМ, вторые входы первого, второго и третьего элементов И соединены с выходом Выборка ЭВМ, а выход пер вого элемента И соединен с вторым входом триггера записи, выход второго элемента И - со сбросовым входом Ц-разр дного распределител импульсов , первым входом триггера готовности и со стробирующим входом (ffl-t-l)разр дного регистра, выход третьего элемента И соединен с установочными
Description
входами к-разр дных счетчиков, а первый и п й выходы п разр дного распрет делител импульсов через четвертый эелемент И блока управлени соединены с вторым входом триггера готовности блока управлени , выход которого соединен с входом готовности ЭВМ,
Изобретение относитс к вычислительной технике, а именно к устройствам сопр жени ЭВМ с удаленными внешчими цифровыми устройствами, и может быть использовано в системах сбора и обработки информации в физических лаборатори х, в частности,дл сопр жени анализатора Р 4840 с ЭВМ АСВТ.
Известны устройства дл сопр жени ЭВМ с внешними цифровыми устройствами , в том числе и с анализаторами импульсов. Такие устройства имеют буферный регистр или счетчик импульсов дл записи информации с внешнего устройства, схему формировани служебных сигналов, инверторный регистр и многопроводную линию св зи 1J .
Недостатком таких устройств вл ютс большие аппаратурные затраты, дорогосто щие линии кабельной св зи, длина которых не может превышать 50 м, а также необходимость использовать специальные методы и устройства защиты информации от ошибок, что затрудн ет их использование в промьшшенных системах сбора информации.
Наиболее близким к предлагаемому по технической сущности и достигаемьм результатам вл етс устройство сопр жени анализатора Р 4840 с ЭВМ М-6000,которое содержит формирователь импульсов, блок управлени , схему формировани и управлени синхросигналов , триггер записи, двоичный счетчик, блок формировани сигнала готовности и инверторный регистр z
Недостатками известного устройства вл ютс мала (до 50 м) длина линии св зи, невозможность вьшодить из анализатора выбранную маркерами ограниченную часть информации что сужает функциональные возможности как устройства, так и всей системы в целом. Разделение информации, поступающей из анализатора, на отдельные четырехразр дные двоичные слова и перезапись их в пам ть ЭВМ с последующим формированием из них стандартных 16-разр дных слов требует неоправданны значительных затрат машинного времени.
Целью изобретени вл етс повышение быстродействи устройства.
Поставленна цель достигаетс тем что в устройство сопр жени анализатора технологического процесса с ЭВМ содержащее формирователь импульсов информации и формирователь стробирующих импульсов, триггер записи, (п-к)разр дных счетчиков, (wi+1)-разр дный регистр, гдеП1 ПК, причем вход формировател импульсов информации соединен с выходом информационных сигналов анализатора технологического процесса , вход формировател стробирующих импульсов соединен с выходом синхросигналов анализатора технологического процесса,m выходов (п-fc)-разр дных счетчиков соединены соответственно с входами Hi младших разр дов (m + t)-разр дного регистра, (т + 1) выходов которого соединены с информационными входами ЭВМ, введены два магистральных усилител передачи и два магистральных усилител приема, магистральный злемент И и блок управлени , содержащий четыре элемента И, п-разр дный распределитель импульсов и триггер готовности, причем выходы формирователей импульсов информациии формировател стробирующих импульсов соединены соответственно с входами первого и второго магистральных усилителей передачи, выходы которых через соответствующие линии св зи соединены с входами первого и второго магистральных усилителей приема, выходы которых соединены с входами магистрального элемента И, выходом соединенного с первым входом триггера записи, пр мой выход которого соединен с входом (tn + 1)-ro старшего разр да (т-f-1)-разр дного регистра, выход первого магистрального усилител приема соединен со счетными входами ( и-k)-разр дных счетчиков, входы стробировани которых соединены с инверсным выходом триггера записи, выход второго магистрального усилите л приема соединен с тактовым входом и -разр дного распределител импульсов блока управлени , выходы которого соединены с входами разрешени записи соответствующих к -разр дных счетчиков, первые входы перво го, второго и третьего элементов И блока управлени соединены соответственно с выходами Останов, Прием Выполнение ЭВМ, вторые входы перво го, второго и третьего элементов И соединены с выходом Выборка ЭВМ, а .выход первого элемента И соединен со вторым входом триггера записи, выход второго элемента И - со сбросо вым входом г -разр дного распределите- 20 л импульсов, первым входом триггера готовности и со стробирующим входом (m+l)-разр дного регистра, выход третьего элемента И соединен с установочными входами k-разр дных счетчиков , а первый и п-и выходы п-разр дного распределител импульсов через четвертый элемент И блока управлени соединены со вторым входом триггера готовности блока управлени выход которого соединен со входом готовности ЭВМ. На чертеже представлена структурна схема устройства сопр жени анализатора с ЭВМ. Устройство содержит формирователь 1 импульсов информации, формирователь 2 стробирующих импульсов, магистральные усилители 3 и 4 передачи , магистральные усилители 5 и 6 приема линии 7 св зи, магистральный элемент И 8, триггер 9 записи (п-()разр дных счетчиков 10|)-10(,, ()т| + 1)разр дный регистр 11, блок 12 управлени . Блок 12 управлени содержит элементы И 13 - 16,rt -разр дный распределитель 17 импульсов, триггер 18 готовности. Магистральные усилители 3 и 4 передачи и 5 и 6 приема предназначены дл увеличени мощности сигналов и дл разв зки цепей питани . Магистральный элемент И 8 предназначен дл управлени состо нием триггера 9 записи по совпадению информационных и синхроимпульсов. Три гер 9 записи собран по схеме с счет 1 1 ным входом, обеспечивает выдачу стро: ба записи информации в счетчики 10j-10ft и управл ет состо нием старшего разр да регистра 11 дл вьщачи сигнала в ЭВМ об окончании считывани блока информации анализатора. Блок 12 управлени служит дл приема командных сигналов с интерфейса ЭВМ и выработки по ним сигналов сброса триггера записи, распределител импульсов стробировани , счетчиков строба вьщачи информации с регистра , а также дл управлени состо нием распределител импульсов по приему синхросигналов из линии св зи или команд. Устройство работает следующим образом . Информационные и синхроимпульсы. поступающие с выхода анализатора на первый и второй входы устройства, через формирователи импульсов 1 и 2 магистральные усилители 3 и 4 поступают в линию 7 св зи, выполненную в виде двух коаксиальных кабелей.Начало передачи информации из анализатора определ етс совпадением во времени первого информационного и синхроимпульса . По их совпадению магистральньй элемент И 8 вьфабатывает сигнал установки в 1 триггера 9 записи, стробирующего вход счетчиков 10(-10 и устанавливающего в О старлшй разр д регистра 11. По каждому синхроимпульсу вырабатываетс тактовый сигнал дл распределител 17 импульсов блока управлени , разреша тем самым запись очередного информационного слова в одном изП -элементов счетчиков 10. По каждо му (п+1) синхроимпульсу через элемент И 16 блока управлени вьфабатываетс имдульс запуска триггера 18 готовности , который выставл ет сигнал готовности на входе ЭВМ. ЭВМ обрабатывает этот сигнал и вьвдает на входы Прием и Выборка устройства сигнал готовности прин ть информацию. При этом элемент И 14 блока управлени вьфабатьшает строб вьщачи инфор мации с регистра 11 на информационные входы ЭВМ, по окончании строба сигнал сброса распределител импульсов и счетчика. Об окончании вывода заданного участка или всей информации анализатор сигнализирует одновременной выдачей информационного и синхроимпульса . По их совпадению магистральный элемент И 5 вырабатывает сигнал сброса триггера 9 записи. При этом триггер записи снимает строб записи информации в двоичный счетчик и выставл ет единицу со второго выхода на старший разр д регистра 11 ЭВМ, считыва с регистра последнее слово передаваемой информации, анализирует состо ние старшего разр да и тем самым получает сообщение об окончании ввода. Использование предлагаемого устройства позволит снизить затраты маиинного времени на обслуживание устройства в два разар по сравнению с известным устройством, за счет формировани 16-разр дньгх информационных слов непосредственно в устройстве сопр жени . Дополнительна экономи машиннего времени происходит за счет упрощени програм1-1ы обслуживани устройства , в которой исключаютс операции формировани стандартных машинных: слов. Преимуществом предлагаемого устройства вл етс также возможность передачи из пам ти ана.гшзатора любой, .выбранной маркерами, части информации что расшир ет функциональные возможности устройства и системы в целом и во многих случа х к дополнительному сокращению неоправданных затрат мааинного времени. Указанные преимущества позвол ют эффективно использовать устройство сопр жени анализатора с ЭВМ в автоматизированных системах технологического контрол .
Claims (1)
- УСТРОЙСТВО СОПРЯЖЕНИЯ АНАЛИЗАТОРА ТЕХНОЛОГИЧЕСКОГО,. ПРОЦЕССА С ЭВМ, содержащее формирователь импульсов информации и формирователь стробирующих импульсов, триггер записи, (п - к)-разрядных счетчиков, (м+1)-разрядный регистр, гдегп=п к, причем вход формирователя импульсов информации соединен с выходом информационных сигналов анализатора технологического процесса, вход формирователя стробирующих импульсов соединен с выходом синхросигналов анализатора технологического процесса, rtt выходов (п-к)-разрядных счетчиков соединены соответственно с входами ли младших разрядов (п+1)-разрядного регистра, (ш+1) выходов которого соединены с информационными входами ЭВМ, обличающееся тем, что, с целью повышения быстродействия устройства, в него введены два магистральных усилителя приема и два магистральных усилителя передачи, магистральный элемент И и блок управления, содержащий четыре элемента И,R -разрядный распределитель импульсов и триггер готовности, причем выходы формирователя импульсов информации и формирователя стробирующих импульсов соединены соответственно с входами первого и второго магистральных усилителей передачи, выходы которых через соответствующие линии связи соединены с входами первого и второго магистральных усилителей приема, выходы которых соединены с входами магистрального элемента И, выход которого соединен с первым входом триггера записи, прямой выход которого соединен с входом (tn+1)-ro старшего разряда (т+1)разрядного регистра, выход первого магистрального усилителй приема сое- <g динен со.счетными входами (η-к)-разрядных счетчиков, входы стробирования которых соединены с инверсным выходом триггера записи, выход второго магистрального усилителя приема соединен с тактовым входом η -разрядного распределителя импульсов блока управления, выходы которого соединены с входами разрешения записи соответствующих к -разрядных счетчиков, первые входы первого, второго и третьего элементов И блока управления соединены соответственно с выходами Останов, Прием, Выполнение, ЭВМ, вторые входы первого, второго и третьего элементов И соединены с выходом Выборка ЭВМ, а выход первого элемента И соединен с вторым входом триггера записи, выход второго элемента И - со сбросовым входом Ц-разрядного распределителя импульсов, первым входом триггера готовности и со стробирующим входом (т+1)· разрядного регистра, выход третьего элемента И соединен с установочнымиSU ,,„1149271 входами к-разрядных счетчиков, а первый и η-й выходы с-разрядного распрет делителя импульсов через четвертый эелемент И блока управления соедине ны с вторым входом триггера готовности блока управления, выход кото рого соединен с входом готовности ЭВМ.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833669561A SU1149271A1 (ru) | 1983-11-30 | 1983-11-30 | Устройство сопр жени анализатора технологического процесса с ЭВМ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833669561A SU1149271A1 (ru) | 1983-11-30 | 1983-11-30 | Устройство сопр жени анализатора технологического процесса с ЭВМ |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1149271A1 true SU1149271A1 (ru) | 1985-04-07 |
Family
ID=21091769
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU833669561A SU1149271A1 (ru) | 1983-11-30 | 1983-11-30 | Устройство сопр жени анализатора технологического процесса с ЭВМ |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1149271A1 (ru) |
-
1983
- 1983-11-30 SU SU833669561A patent/SU1149271A1/ru active
Non-Patent Citations (1)
Title |
---|
1. Соколов М.М. Автоматические измерительные устройства в экспериментальной физике. М., Атомиэдат, 1978, с. 278. 2. Отчет № 76091749. Институт экспериментальной метерологии г.Обнинск, 1978 (прототип). * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1149271A1 (ru) | Устройство сопр жени анализатора технологического процесса с ЭВМ | |
SU1160410A1 (ru) | Устройство адресации пам ти | |
SU1314330A1 (ru) | Устройство дл предварительной обработки информации | |
SU1751859A1 (ru) | Многоканальный преобразователь последовательного кода в параллельный | |
SU1112359A1 (ru) | Устройство дл сопр жени | |
SU1603392A1 (ru) | Устройство дл сопр жени телеграфных линий св зи с ЦВМ | |
SU579607A1 (ru) | Устройство дл сопр жени электронной вычислительной машины с каналами св зи | |
SU1156057A1 (ru) | Преобразователь @ -значного двоичного кода в @ -значный | |
SU907569A1 (ru) | Устройство дл приема последовательного кода | |
SU1679492A1 (ru) | Устройство дл сопр жени вычислительной машины с аппаратурой передачи данных | |
SU1569996A1 (ru) | Устройство дл обнаружени ошибок в кодовой последовательности | |
SU966687A1 (ru) | Устройство дл сопр жени | |
SU1305700A1 (ru) | Устройство дл сопр жени абонентов с цифровой вычислительной машиной | |
SU1418727A1 (ru) | Устройство дл обмена данными между процессором и периферийными устройствами | |
SU922818A1 (ru) | Устройство г для считывания графической информации | |
SU1508227A1 (ru) | Устройство дл сопр жени ЭВМ с магистралью | |
SU898506A1 (ru) | Запоминающее устройство | |
SU497581A1 (ru) | Устройство дл регистрации информации | |
SU1541622A1 (ru) | Устройство дл сопр жени вычислительной машины с аппаратурой передачи данных | |
SU1325482A2 (ru) | Устройство дл обнаружени ошибок в параллельном п-разр дном коде | |
SU1161945A1 (ru) | Устройство дл визуального контрол пульта электронной вычислительной машины | |
SU1310827A1 (ru) | Устройство дл сопр жени источника и приемника информации | |
SU1043633A1 (ru) | Устройство дл сравнени чисел | |
SU1109727A1 (ru) | Устройство дл ввода информации | |
SU1156051A1 (ru) | Устройство дл ввода-вывода информации |