SU1119012A1 - Микропрограммное устройство управлени - Google Patents

Abstract

МИКРОПРОГРАММЮЕ УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее блок пам ти микрокоманд, дешифратор микрокоманд, коммутатор логических условий, счётчик адреса и регистр адреса, причем группа выходов блока пам ти микрокоманд соединена с группой информационных входов счетчика адреса, с группой входов дешифратора микрокоманд и  вл етс  группой выходов устройства , группа адресных входов блока пам ти микрокоманд соединена через регистр адреса с группой информа-. ционных выходов счетчика адреса, группа выходов дешифратора микрокоманд соединена с группой управл ющих входов коммутатора логических условий, выход которого соединен со входом записи счетчика адреса, п информационных входов коммутатора логических условий  вл ютс  ti входами первой группы входов логических условий устройства, отличающеес  тем, что, с целью повышени  быстродействи , оно дополнительно содержит регистр логических условий, группу элементов импликации и элемент И, причем (п+П-й информационный вход коммутатора логических условий соединен с выходом § элемента И, входы которого соединены с выходами элементов импликации (Л группы, первые входы которых  вл ютс  входами логических условий с второй группы устройства, вторые входы элементов импликации группы соединены с выходами регистра логиак ческих условий, группа информационных входов которого соединена с группой вьрсодов блока пам ти микрокоманд. СО

Description

1J

Изобретение относитс  к вычислительной технике, а именно к устройствам дл  программного управлени , и может быть использовано в качестве устройства управлени  в специализированных вычислительных машинах или комплексах программного логического управлени , например, управлени  технологическими процессами, особенно дл  реализации алгоритмов, требующих одновременного анализа большого количества логических условий.

Известны устройства аналогичного назначени , содержащие блоки пам ти микрокоманд, счетчики адреса, регист ры адреса, триггеры, логические элементы И и ИЛИ.

Известно микропрограммное устройство управлени , содержащее счетчик адреса, дешифратор, регистр адреса, блок пам ти микрокоманд, регистр логических условий {, 1.

Недостатками да нного устройства  вл ютс  большие аппаратные затраты, ограниченные функциональные возможности и низкое быстродействие при реализации алгоритмов, требующих анализа большого количества условий.

Наиболее близким к предлагаемому  вл етс  микропрограммное устройство управлени , содержащее блок пам ти микрокоманд, дешифратор микрокоманд, коммутатор логических условий,счетчик адреса, регистр адреса, группы входов и выходов устройства. Причем группа выходов блока пам ти микрокоманд соединена с группами входов дешифратора микрокоманд и счетчика адреса и с группой выходов устройства . Группа выходов дешифратора микрокоманд соединена с группой управл ющих входов коммутатора логических условий, группа информационных входов которого соединена с группой входов устройства. Выход коммутатора логических условий соединен с управл ющим входом счетчика адреса, группа выходов которого соединена с группой входов регистра адреса, а группа выходов регистра адреса соединена с группой входов блока пам ти микрокоманд 12.

Недостатками известного устройства  вл ютс  низкое быстродействие при реализации алгоритмов, требую1цих анализа большого количества условий, так как анализ каждого услови  требует выполнени  отдельной микрокоманды ,

22

Цель изобретени  - повьш1ение быстродействи  устройства.

Поставленна  цель достигаетс  тем что в микропрограммное устройство управлени , содержащее блок пам ти микрокоманд, дешифратор микрокоманд коммутатор логических условий, счетчик адреса и регистр адреса, причем группа выходов блока пам ти микрокоманд соединена с группой информационных входов счетчика адреса, с группой входов дешифратора микрокоманд и  вл етс  группой выходов устройства , группа адресных входов блока пам ти микрокоманд сбединена через регистр адреса с группой информационных выходов счетчика адреса , группа выходов дешифратора микрокоманд соединена с группой управл ющих входов коммутатора логических условий, выход которого соединен со входом записи счетчика адреса, hинформационньгх входов коммутатора логических условий  вл ютс  Ь входами первой группы входов логических условий устройства, введены регистр логических условий, группа элементов импликации и элемент И, причем (п+1)-ый информационный вход коммутатора логических условий соединен с выходом элемента И, входы которого соединены с выходами элементов импликации группы, первые входы которых  вл ютс  входами логических условий второй группы устройства , вторые входы элементов импликации группы соединены с выходами регистра логических условий, группа информационных входов которого,соединена с группой выходов блока пам ти микрокоманд.

На фиг,1 изображена структурна  схема предлагаемого устройства; на фиг.2 - схема коммутатора логических условий.

Устройство содержит блок 1 пам ти микрокоманд, дешифратор 2 микрокоманд , коммутатор 3 логических условий, счетчик 4 адреса, регистр 5 адреса, регистр 6 логических уелоВИЙ , группу элементов 7 импликации, элемент И 8, первую группу 9 входов логических условий устройства, вторую группу 10 входов логических условий , группу П выходов устройства. Коммутатор 3 логических условий содержит группу элементов И 12 и элемент ИЛИ 13, 3 Устройство работает следующим об разом. Код адреса очередной микрокоманды , хран щийс  в регистре адреса 5, с группы выходов регистра адреса 5 поступает на группу адресных входов блока 1 пам ти микрокоманд, из которого по адресу выбираетс  код мик рокоманды, который с выхода блока I пам ти микрокоманд поступает на группу выходов 11 устройства и на группу входов дешифратора микрокоманд 2, счетчика адреса 4 и регистра логических условий 6. В случае, если вьшолн етс  операционна  микро команда, сигналы с группы выходов дешифратора микрокоманд 2 блокируют прохождение через коммутатор логических условий 3 сигналов о выполне нии логических условий и на управл  юпу1Й вход счетчика 4 адреса не поступает сигнал с выхода коммутатора 3 логических условий. При этом счетчик адреса добавл ет к коду текущей микрокоманды на единицу и формирует адрес следующей микрокоманды , который через группу информационных выходов счетчика 4 адреса и группу информационных входов регистра 5 адреса записываетс  в ре гистр 5 адреса. В случае выполнени  микрокоманды условного перехода по выполнению какого либо логическо го услови  код номера провер емого логического услови , содержащийс  в коде микрокоманды, расшифровывает с  дешифратором 2 микрокоманд и с соответствующего выхода дешифратора 2 микрокоманд сигнал поступает на один из управл ющих входов комму татора 3 логических условий. При этом сигнал выполнени  соответствую щего логического услови , поступающий на один из информационных входов коммутатора 3 логических, условий , проходит на выход коммутатора 3 логических условий и далее на зшравл ющий вход счетчика 4 адреса. В случае, если провер емое логическое условие не выполн етс , то на управл ющем входе счетчика 4 адреса отсутствует сигнал,, о его выполнении и адрес следующей микрокоманды формируетс  так же, как в случае вьшол нени  операционной микрокоманды добавлением 1 к коду адреса текущей микрокоманды. В случае выполнени  провер емого логического услови  соответствующий сигнал с выхода ком 24 мутатора логических условий 3 пойтупает на управл ющий вход счетчика адреса 4 и по нему в счетчик адреса 4 через группу его информационных входов записываетс  код адреса перехода , содержащийс  в адресной части микрокоманды условного перехода, после чего сформированный таким образом код адреса следующей микрокоманды переписываетс  в регистр адреса 5. В предлагаемом устройстве реализована возможность одновременной проверки целого комплекса условий из числа логических условий, сигналы о выполнении которых поступают на вторую группу входов логических условий устройства 10. В этом случае комплекс одновременно провер емых условий группируетс , по специальной микрокоманде, по которой с выхода дешифратора микрокоманд 2 на управл ющий вход регистра логических условий 6 поступает сигнал, по которому через группу входов регистра 6 логических условий в него с группы выходов блока 1 пам ти микрокоманд записываетс  позиционный код, соответствующий провер емому комплексу условий и содержащийс  в коде микрокоманды . При этом каждому логическому условию, сигналы которых поступа- ют на вторую группу входов логических условий устройства 10, в регистре логических условий 6 должен соответствовать свой разр д. С выходов регистра 6, соответствующих разр дам тех логических условий, проверка которых разрепгена, на управл ющие входы элементов импликации 7 поступают разрешающие сигналы и с второй группы входов логических условий 10 устройства сигналы вьшолнени  логических условий проход т на выхоДы элементов 7. Дл  тех логических условий , которые не вход т в провер емый комплекс условий, по отсутствию разрешающих сигналов с выходов регистра 6 логических условий, независимо от значений сигналов логических условий на входах элементов 7,На, их выходах формируютс  сигналы, соответствующие выполнению логических условий. С выходов элементов 7 сигналы выполнени  логических условий Поступают на входы .многовходового элемента И 8, на выходе которого формируетс  сигнал о выполнении всего комплекса 11огических условий. Далее по микрокоманде, следующей за

I

микрокомандой записи в регистр 6 логических условий, вьшолн етс  условный переход по выполнению всего комплеска логических условий. При этом сигнал выполнени  комплекса , логических условий с входа коммутатора логических условий 3 через его выход поступает на управл ющий вход счетчика адреса 4. Формирование адреса следующей микрокоманды при этом при выполнении или невыполнении комплекса условий, производитс  по микрокоманде условного персхода.

Таким образом, в предлагаемом устройстве дл  выполнени  операции анализа , выполнени  комплекса логических условий, независимо от количества этих условий и их сочетани , требуетс  две микрокоманды - одна на запись в регистр 6 логических условий кода, соответствующего провер емому комплексу условий, а втора  на проверку выполнени  комплекса логических условий, в то врем  как при последовательном анализе условий на такую .операцию требуетс  количество микрокоманд, равное копичеству провер емых условий. Сигналы логических условий, которые по реализуемому алгоритму должны прове 26

р тьс  отдельно и не образуют сочетаний с другими услови ми, целесообраз но подавать не на вторую 10, а на первую 9 группу входов логических условий устройства, так как при этом дп  анализа таких условий потребуетс  лишь одна микрокоманда. Бели в случае невыполнени  комплекса логических условий, требуетс  определить

конкретное логическое условие, которое не было выполнено, в предпагаемом устройстве можно применить способ последовательного разбиени  всего комплекса условий подолам. При

этом количество микрокоманд, необходимое дл  проведени  такой операции , может быть определено по формуле

п 2, где и - количество микрокоманд}

m - количество провер емых условий .

При последовательном анализе условий на такую операцию также потребовалось бы количество микрокоманд, равное количеству провер емых условий .

Предлагаемое устройство обладает большим быстродействием по сравнению с известный устройством.

Ф у F

I I I

Ф 1 1 %1

а -

Т Ф

f

Ф f

( f f

Claims (1)

1. МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее блок памяти микрокоманд, дешифратор микрокоманд, коммутатор логических условий, счётчик адреса и регистр адреса, причем группа выходов блока памяти микрокоманд соединена с группой информационных входов счетчика адреса, с группой входов дешифратора микрокоманд и является группой выходов устройства, группа адресных входов блока памяти микрокоманд соединена через регистр адреса с группой информационных выходов счетчика адреса, группа выходов дешифратора микрокоманд соединена с группой управляющих входов коммутатора логических условий, выход которого соединен со входом записи счетчика адреса, η информационных входов коммутатора логических условий являются и входами первой группы входов логических условий устройства, отличающееся тем, что, с целью повышения быстродействия, оно дополнительно содержит регистр логических условий, группу элементов импликации и элемент И, причем (n+lj-й информационный вход коммутатора логических условий соединен с выходом элемента И, входы которого соединены с выходами элементов импликации группы, первые входы которых являются входами логических условий второй группы устройства, вторые входы элементов импликации группы соединены с выходами регистра логических условий, группа информационных входов которого соединена с группой выходов блока памяти микрокоманд.

   1 J1190