SU1667068A1

SU1667068A1 - Микропрограммное устройство управлени

Info

Publication number: SU1667068A1
Application number: SU884479415A
Authority: SU
Inventors: Наталья Дмитриевна Бородина; Александр Рафаилович Казаков
Original assignee: Предприятие П/Я В-8893
Priority date: 1988-09-01
Filing date: 1988-09-01
Publication date: 1991-07-30

Abstract

Изобретение относитс к вычислительной технике и может быть использовано в контроллерах и ЭВМ. Цель изобретени - повышение быстродействи . Устройство включает блок управлени последовательностью микрокоманд, два блока пам ти микрокоманд, два конвейерных регистра, мультиплексор условий, блок пам ти состо ний, регистр флагов, регистр синхронизации, дешифратор, элемент НЕ, формирователь сигналов местного управлени и блок пам ти адресов ветвлени . 4 ил.

Description

Изобретение относитс к области вычислительной техники и может быть использовано в контроллерах и ЭВМ.

Целью изобретени вл етс повышение быстродействи устройства.

На фиг. 1 приведена схема устройства; на фиг. 2 - пример реализации регистра флагов; на фиг. 3 - пример реализации блока пам ти состо ний; на фиг. 4 - временные диаграммы, иллюстрирующие работу устройства .

Микропрограммное устройство управлени содержит (фиг. 1) регистр 1 флагов, блок 2 пам ти состо ний, регистр 3 синхронизации , дешифратор 4, формирователь 5 сигналов местного управлени , мультиплексор 6 условий, первый 7 и второй в блоки пам ти микрокоманд, блок 9 пам ти адресов ветвлени , блок 10 управлени последовательностью микрокоманд, первый 11 и второй 12 конвейерные регистры, элемент НЕ 13, первый 14 и второй 15 синхровходы, вход 16 запросов на прерывание, вход 17 выбора адреса прерывани , вход 18 логических условий и выход 19.

Регистр 1 флагов (фиг. 2) содержит четы- з ре триггера 20-23.Г

Блок 2 пам ти состо ний (фиг. 3) содер- С/) жит четыре регистра 24-27, пам ть 28, эле- мент НЕ 29 и дешифратор 30.

Кроме того, обозначены выходы 31 де- шифратора 4, выход 32 регистра 1 флагов, выход 33 признака заполнени стековой пам ти блока 10, выход 34 элемента НЕ, выход 35 регистра 3 синхронизации, выход 36 уп- О равлени прерыванием формировател 5, О4 выход 37 признака вектора прерывани xj формировател 5, выход 38 инструкции, вы- Ј} ход 39 адреса вектора прерывани и выход ф 40 управлени формированием адресов вет- лл влений формировател 5, выход 41 пол анализа условий регистра 12, синхровыход 42 формировател 5, второй выход 43 регистра 3, выход 44 пол адреса регистра 12, выход 45 блока 2 пам ти, выход 46 мультиплексора 6. выход 47 адреса блока 10, выход 48 блока 7 пам ти, выход 49 адреса регистра 11, выход 50 блока 8 пам ти и вход 51 инструкции блока 10.

Формирователь 5 сигналов местного управлени может быть выполнен в виде ПЛМ

на ИМС к 1556х Л8 348 ТУ, совокупность логических функций которого следующа : Выход 36 ...1(35.0 + 35.1 +... + 35.4)+ .. Выход 37 (..0 1.1(35.0 + 35.1 + 35..2 + 35..2);

Все выходы 38 на три состо ни , выходы разрешены, если истинно выражение . выход 36 одновременно используетс и как вход; Выход 38.0 1; Выход 38.1, 38.2 0;

Выход 38.3 (...1(35.0 + ... + 35.4);

Выход 39.0 Л(М1..1 +М1...1 35...3+М1....2); Выход 39.1 Х(Л41..1 + М1..0 + М1..1 +Л41...1); Выход 39.2 Л(41..1 + М1..0 - 35...4+M1.....1 17.,3);

Выход 39.3 А(Л41..1 + А41..0 + Л41..1 + Л41...3 + М1.1 35..4 А41..О А35..2 17.1 17..3):

Выход 40.1 (..1); Выход 40.2 л А43 35...1(35.0 + 35.1 + ... + 35.4) + А14 ..1 + .. Выход 42 .

Где А означает инверсии, - функции И, + - функцию ИЛИ.

Устройство работает следующим обра- зом.

Устройство управл етс 24 разр дами микрокода. Старшие шесть разр дов, с выходов 41 регистра 12, задают выбор услови ветвлени мультиплексору 6; кроме того, эти разр ды, проход через формирователь 5, определ ют адрес вектора ветвлени на адресных входах 39 блока 9, два оставшихс разр да (на выходах 41) задают режим работы устройства. Четыре разр да с выхода 51 регистра 11 задают код команды и двенадцать разр дов с выходов 49 задают адрес ветвлени блоку 18 и служат дл записи кода адреса ветвлени в блок 9.

Устройство работает в четырех основных режимах.

Первый режим - микропрограммные прерывани запрещены. Выбор следующего адреса определ ет блок 10 в зависимости от кода инструкции с выхода 51 первого конвейерного регистра 11, от выбора услови ветвлени на входах 41 мультиплексора 6 и информаци на его входах 45 с блока пам ти 2, ранее в блок.2 под управлением с выходов 44 регистра 12 записана необходима информаци , благодар этому экономитс врем на определение услови ветвлени .

Второй режим - прерывани разрешены , При наличии запроса и разрешени на прерывание на входах 16 устанавливаетс один и более разр дов регистра флагов 1, регистр 3 синхронизации выдаст на входы 35 формировател 5 сигналы запросов пре0 рывани , при этом выполн етс текуща команда , заданна на выходах конвейерных регистров 11,12. Сигнал 36управлени прерыванием с формировател 5 блокирует прохождение синхроимпульсов 42 на входы

5 синхронизации второго конвейерного регистра 12. и блока 2 (следующий цикл дл них будет пропущен) и блокирует выход блока 7. Этим же сигналом разрешаетс выход с формировател 5 (код 01 на выходе 38) инс0 трукции Адрес микрокоманды в стек, переход по заданному адресуХ выхода 48 блока пам ти адресов ветвлени поступает адрес ветвлени на информационныевходыпервого

5 конвейерного регистра 11. Адресный вход 39 блока 9 пам ти адресов ветвлени (адрес вектора прерывани ) определ етс поступившими запросами на прерывание, их приоритетом согласно описанным тер0 мам. определ ющим работу формировател 5, В следующем (дополнительном) цикле блок 10 записывает в стек адрес микрокоманды , котора должна была выполн тьс , осуществл ет переход по адресу с выхода

5 48 блока 9 и загружает этот адрес во внутрен- . ний регистр адреса блока 10. В конце микропрограммы обслуживани прерывани выполн етс команда ветвлени по содержимому стека с его разгрузкой и происходит

0 возврат к прерванной микропрограмме, если же произошло п ть прерываний, а возврата по содержимому стека не было, на выходе 33 блока 10 по вл етс сигнал заполнени стека, этот сигнал, пройд через

5 регистр 3, блокирует на формирователе 5 обслуживание запросов на прерывание до тех пор, пока не будет разгружен стек.

Третий режим - безусловный переход по адресу, заданному блоком 9 пам ти ад0 ресов ветвлени . Выполн етс аналогично микропрограммному прерыванию во втором режиме, нона вход инструкции 51 блока 10 поступает команда Переход по заданному адресу (код 03), адреса дл блока 9 зада5 ютс выходом 41 второго конвейерного регистра 12 (формирователь 5 соедин ет шину 41 с 39).

Например: ветвление по адресу вектора О, выходы 41 28 (где 2 - код режима, а 0 - адрес вектора 0), выходы 39 - 0, выходы 38

3 (код инструкции блока 10), выход 46 О (разрешение ветвлени , условие выполнено ).

Ветвление по адресу вектора F, выходы

39 F, выходы 38 3, выход 46 0.

Четвертый режим - запись адреса ветвлени по заданному вектору (адресному входу блока 9 пам ти адресов ветвлени ). Адресна информаци поступает с выхода

40первого конвейерного регистра 11. При этом адрес следующей микрокоманды определ етс выходом блока 10 и может быть либо адресом следующей микрокоманды, либо осуществл етс переход по адресу, записанному ранее в стек с разгрузкой последнего , либо переход по адресу с регистра-счетчика блока 10.

Например: запись адреса ветвлени по вектору 0 с переходом в следующий адрес микропрограммы, выходы 41 00, выходы 39 0, выходы 38 А, выход 46 1 (услови не выполнены), выходы 49 инверсии записываемого адреса ветвлени .

Запись адреса ветвлени по вектору F так же, но выходы 39 F.

Запись адреса ветвлени по вектору 0 с разгрузкой стека, выходы , выходы 39 0, выходы 38 D, выход 46 0, выходы 49 инверсии записываемого адреса ветвлени .

Запись адреса ветвлени по вектору 0 с ветвлением по содержимому регистра блока 10, выходы 41 00, выходы 39 0, выходы 38 7, выход 46 1, выходы 49 инверсии записываемого адреса ветвлени .

Запись адреса ветвлени по вектору 0 с ветвлением по содержимому стека, выходы

, выходы 39 0. выходы 38 А, выход 46 0, выходы 49 инверсии записываемого адреса ветвлени .

Мультиплексор 6 условий управл етс следующим образом.

Ветвление, если установлен разр д 0 на информационных входах 45, выходы .

Ветвление, если сброшен разр д 0 на информационных входах 45, выходы 41 20.

Ветвление, если установлен разр д 1F на информационных входах 45, выходы 41 - 1F.

Ветвление, если сброшен разр д 1F на информационных входах 45. выходы 41 3F.

На фиг. 4 изображена временна диаграмма работы устройства в режиме обслуживани микропрограммного прерывани .

При по влении сигнала на входе 16 запроса на прерывание, по его фронту, на выходе 32 регистра флагов 1 устанавливаетс сигнал, который по синхроимпульсу с синхровхода 14 передаетс на выход 35 регистра 3. Формирователь 5 устанавливает на выходе 36 сигнал микропрограммного прерывани . Этот сигнал выводит третье состо ние выходы 38 и 48 блока 7, блокирует выработку синхроимпульсов на выходе 42 5 на один период и по синхроимпульсу с входа 14 формирует сигнал 43, который задает режим безусловного ветвлени блоку 10. Формирователь 5 вырабатывает импульс на выходе 37, стробирующий дешифратор

10 4, и адрес вектора прерывани на выходе 39. Дешифратор сигналов с выходов 31 сбрасывает соответствующий сигнал разрешени выборки блока 9, и на выход 38 - код команды ветвлени с заталкиванием в стек адреса

15 микрокоманды, котора должна была бы выполн тьс далее. В результате на выходе 48 блока 9 по вл етс адрес ветвлени , который через блок 10 поступает на адресные входы 47 первого и второго блоков 7, 8.

0 Происходит переход в микропрограмму, обслуживающую прерывание, и фиксаци нового адреса (с блоком 9) во внутреннем регистре адреса блока 10. Если при заталкивании адреса в стек по вл етс сигнал на

5 выходе 33 заполнени стековой пам ти с блока 10, он проходит через регистр 3 и блокирует на формирователе 5 обслуживание других запросов на прерывание до тех пор, пока не будет разгружен стек. В пам ти

0 28 с регистром на выходе (фиг. 3) хранитс информаци о состо нии входа 18, например:

Сумма по модулю 2, одна 1 из дев ти, одна 1 из восьми.

5 Один О из дев ти, все О, все 1.

Ошибка контрол по нечетности и другие функции, требующие дополнительных затрат времени на их вычисление.

Claims

0Формула изобретени

Микропрограммное устройство управлени , содержащее блок управлени последовательностью микрокоманд, первый блок пам ти микрокоманд, первый конвейерный

5 регистр, мультиплексор условий, причем выход пол управлени адресом и выход пол адреса первого конвейерного регистра соединены соответственно с входом инструкции и информационным входом блока

0 управлени последовательностью микрокоманд , выход адреса которого соединен с адресным входом первого блока пам ти микрокоманд, выходы которого соединены с информационными входами первого кон5 вейерного регистра, синхровход которого соединен с первым синхровходом устройства и синхровходом блока управлени после- довательностью микрокоманд, вход признака условного перехода которого соединен с выходом мультиплексора условий. отличающеес тем, что, с целью повышени быстродействи , устройство содержит второй блок пам ти микрокоманд, блок пам ти состо ний, блок пам ти адресов ветвлений, элемент НЕ, формирователь сигналов местного управлени , регистр флагов, дешифратор, регистр синхронизации и второй конвейерный регистр, выход пол адреса и выход пол микроопераций которого соединены соответственно с адресным входом блока пам ти состо ний и выходом устройства, вход выбора адреса прерывани и второй синхровход которого подключены соответственно к первому информационному и первому стробирующему входам формировател сигналов местного управлени , вторые информационный и стробирующий входы которого подключены соответственно к первому выходу регистра синхронизации и первому синхровходу устройства , входы запросов на прерывание которого подключены к установочным входам регистра флагов, выход которого соединен с первым информационным входом регистра синхронизации, второй информационный и вход записи которого соединены соответственно с выходом признака заполнени стековой пам ти блока управлени последовательностью микрокоманд и выходом элемента НЕ, вход которого соединен с входом разрешени наращивани адреса блока управлени последовательностью микрокоманд, выходом управлени прерыванием формировател сигналов местного управлени и входом выборки первого блока пам ти микрокоманд, второй выход регистра синхронизации соединен с входом

разрешени анализа условий блока управлени последовательностью микрокоманд и третьим информационным входом формировател сигналов местного управлени ,

выход адреса вектора прерывани которого соединен с адресным входом блока пам ти адресов ветвлений и информационным входом дешифратора, выходы и стробирующий вход которого соединен соответственно с

входами сброса регистра флагов и выходом признака вектора прерывани формировател сигналов местного управлени , выход инструкций и выход управлени формированием адресов ветвлений которого соединены соответственно с информационным входом первого конвейерного регистра и входом записи-чтени блока пам ти адресов ветвлений, информационный вход и выход которого соединены соответственно с

выходом пол адреса и информационным входом первого конвейерного регистра,, синхровыход формировател сигналов местного управлени соединен с входом записи второго конвейерного регистра и входом

чтени -записи блока пам ти состо ний, информационный вход и выход которого подключены соответственно к входу логических условий устройства и информационному входу мультиплексора условий, управл ющий вход которого соединен с четвертым информационным входом формировател сигналов местного управлени и выходом пол анализа условий второго конвейерного регистра, информационный вход которого

соединен с выходом второго блока пам ти микрокоманд, адресный вход которого соединен с выходом адреса блока управлени последовательностью микрокоманд.

Фиг.

Фиг. 2

w

j

irr. 3