SU1115052A1 - Цифровой функциональный преобразователь двух переменных - Google Patents

Цифровой функциональный преобразователь двух переменных Download PDF

Info

Publication number
SU1115052A1
SU1115052A1 SU823399252A SU3399252A SU1115052A1 SU 1115052 A1 SU1115052 A1 SU 1115052A1 SU 823399252 A SU823399252 A SU 823399252A SU 3399252 A SU3399252 A SU 3399252A SU 1115052 A1 SU1115052 A1 SU 1115052A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
switch
information input
multiplier
Prior art date
Application number
SU823399252A
Other languages
English (en)
Inventor
Александр Евлампиевич Бобров
Андрей Николаевич Горкунов
Валерий Владимирович Григорьев
Галина Дмитриевна Дроздова
Валентин Анатольевич Журкин
Зиновий Борисович Шейдин
Юрий Александрович Шишкин
Владимир Михайлович Антимиров
Николай Алексеевич Лукин
Original Assignee
Предприятие П/Я В-2969
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-2969 filed Critical Предприятие П/Я В-2969
Priority to SU823399252A priority Critical patent/SU1115052A1/ru
Application granted granted Critical
Publication of SU1115052A1 publication Critical patent/SU1115052A1/ru

Links

Landscapes

  • Complex Calculations (AREA)

Abstract

ЦИФРОВОЙ ФУНКЦИОНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ ДВУХ ПЕРЕМЕННЫХ, содержащий первый и второй блоки па м ти, первый, второй и третий комму таторы, причем выход и первый, инфор мационный вход первого коммутатора соединены соответственно с адресным входом первого блока пам ти и первым информационным входом второго .коммутатора, выход первого блока па м ти соединён с первым информадаонныМ входом третьего коммутатора,, отличающийс  тем, что, с целью расширени  класса решаемых задач путем обеспечени  возможности вычислени  значени  как логарифмических , так и показательных функций двух переменных, в него введен умножитель , первый вход которого соединен с выходом второго блока пам ти, адресный вход которого соединен с входом первого аргумента преобразовател , вход второго аргумента которого соединен с первым информационным входом первого коммутатора, второй информационный вход которого соеди- , iieH с выходом умножител  и вторым информационным входом третьего коммутора , управл ющий вход которого соединен с входом задани  режима преобразовател , управл юпщм входом первого блока пам ти и управл ющими входами первого и второго коммутаторов, второй информационный вход второго коммутатора соединен с выходом первого блока пам ти, второй вход умножител  соединен с выходом второго коммутатора,выход третьего коммутатора соединен с выходом преобразовател .

Description

Изобретение относитс  к цифровой вычислительной технике и может быть использовано дл и ускорени  вычисле|ни  функций в вычислительных системах . Известно устройство дл  вычислени  логарифма, содержащее регистр аргументаJ сумматор результата, регистры разр дных цифр, счетчики положительных и отрицательных единиц 1 Такое устройство реализует функцию логарифма от п-разр дного аргумента , но не может выполн ть другие элементарные функции, например степенные . Наиболее близким по технической сущности к изобретению  вл етс  цифровой функциональный преобразователь содержащий четыре регистра, три коммутатора , два блока пам ти и сумматор , выход которого сбединен с входом первого регистра, первым входом первого-коммутатора, второй вход которого соединен с выходом второго регистра и первым входом второго коммутатора, выход первого коммутатора - с входом первого блока пам ти , выход которого соединен с входом третьего регистра и первым входом третьего коммутатора, вход и выход которого соединены соответственно с выходом второго блока пам ти и первым входом сумматора, второй вход которого соединен с выходом втором коммутатора, второй вход которого подключен к выходу третьего регистра выход четвертого регистра - с входом второго блока пам ти 2j. Целью изобретени   вл етс  расши рение класса решаемых задач путем обеспечени  возможности вычислени  значени  как логарифмических, так и показательных функций двух переменных . Поставленна  цель достигаетс  те что в цифровой функциональный преоб разователь ДВ37Х переменных, содержа щий первый и второй блоки пам ти, первый, второй и третий коммутаторы причем выход и первый информационны вход первого коммутатора соединены соответственно с адресным входом пе вого блока пам ти и первым информац онным входом второго коммутатора, в ход первого блока пам ти - с первым информационным входом третьего комм татора, введен умножитель, первый вход которого соединен с выходом вт 1 2. 2 рого блока пам ти, адресный вход которого соединен с входом пердого аргумента преобразовател , вход второго аргумента которого - с первым информационным входом первого коммутатора , второй информационный вход которого соединен с выходом умножител  и вторым информационным входом третьего коммутатора, управл ющий вход которого соединен с входом задани  режима преобразовател , управл ющим входом первого блока пам ти и управл ющими входами первого и второго коммутаторов, второй информационный вход второго коммутатора с выходом первого блока пам ти, второй вход умножител  - с выходом второго коммутатора, выход третьего коммутатора - с выходом преобразовател . На чертеже представлена блок-схема преобразовател . Цифровой функциональньй преобразователь двух переменных содержит коммутатор 1, блоки 2 и 3 пам ти, коммутатор 4, умножитель 5 и коммутатор 6. Вычисление функций и z производитс  на основе соотнйшений   I X tny Рде X. ., у - аргументы, подаваемые вход преобразовател . Преобразователь работает следующим образом. Аргумент у поступает на входы блока 2 пам ти, который вьщает на своих выходах значение функции z 1пу, поступающее на первый вход умножител  5. При вычислении функции сигнал, подаваемый на вход задание режима, перекдючает первый 1 и второй 4 коммутатор так, что аргумент X поступает на второй вход умножител  5, с выхода которого произведение 2 K-iq поступает на входы блока 3 пам ти. Под действием управл ющего сигнала на выходе блокц 3 пам ти по вл етс  значение . , которое через коммутатор. 6 поступает на выходы преобразовател . При вычислении функции Zq log,iy сигнал на входе задани  режима переключает коммутаторы 1, 4 и 6. Это позвол ет аргументу х поступить на вход блока 3 пам ти, который под дей311 . ствием управл ющего сигнала выдает значение .„ :- . После этого значение функции С;{ через коммутатор А поступает на второй вход умножител  5. С выхода умножител  5 произведение Спу через коммутатор 6 поступает на выход преобразовател ./ Предлагаемый преобразователь имеет больший класс решаемых задач,чем известное устройство, так как реали150524 зует не одну функцию, а две. Причем совокупность функций и Zn  вл етс  функционально-полной системой и позвол ет боль5 иинство известных алгебраических функций двух переменных (сложение, вычитание, умножение, деление, степенные функции и т.д.). В этом смысле предлагаемый преобразователь  вю л етс  универсальным блоком обработки данных.

Claims (1)

  1. ЦИФРОВОЙ ФУНКЦИОНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ ДВУХ ПЕРЕМЕННЫХ, содержащий первый и второй блоки памяти, первый, второй и третий коммутаторы, причем выход и первый, информационный вход первого коммутатора соединены соответственно с адресным входом первого блока памяти и первым информационным входом второго коммутатора, выход первого блока памяти соединён с первым информационным входом третьего коммутатора ,л отличающийся тем, что, с целью расширения класса решаемых задач путем обеспечения возможности вычисления значения как логарифмических, так и показательных функций двух переменных, в него введен умножитель, первый вход которого соединен с выходом второго блока памяти, адресный вход которого соединен с входом первого аргумента преобразователя, вход второго аргумента которого соединен с первым информационным входом первого коммутатора, второй информационный вход которого соеди- , !юн с выходом умножителя и вторым информационным входом третьего коммутора, управляющий вход которого соединен с входом задания режима преобразователя, управляющим входом первого блока памяти и управляющими входами первого и второго коммутаторов, второй информационный вход второго коммутатора соединен с выходом первого блока памяти, второй вход умножителя соединен с выходом второго коммутатора, выход третьего коммутатора соединен с выходом преобразователя.
    TH 5052 1
SU823399252A 1982-02-22 1982-02-22 Цифровой функциональный преобразователь двух переменных SU1115052A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU823399252A SU1115052A1 (ru) 1982-02-22 1982-02-22 Цифровой функциональный преобразователь двух переменных

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU823399252A SU1115052A1 (ru) 1982-02-22 1982-02-22 Цифровой функциональный преобразователь двух переменных

Publications (1)

Publication Number Publication Date
SU1115052A1 true SU1115052A1 (ru) 1984-09-23

Family

ID=20998301

Family Applications (1)

Application Number Title Priority Date Filing Date
SU823399252A SU1115052A1 (ru) 1982-02-22 1982-02-22 Цифровой функциональный преобразователь двух переменных

Country Status (1)

Country Link
SU (1) SU1115052A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство ССС № 783798, кл. G 06 F 15/31, 1979. 2.Потапов В.И., Нестерук В.Ф. Флоренсов А.Н. Быстродействующие арифметико-логические устройства ци ровых вычислительных машин. Новосибирск, 1978, с. 26 (прототип). *

Similar Documents

Publication Publication Date Title
US4354249A (en) Processing unit for multiplying two mathematical quantities including at least one complex multiplier
KR940006038A (ko) 퍼지 논리 연산 수행 방법과 데이타 처리 시스템, 및 산술 연산 수행용 데이터 처리 시스템
JPH04332036A (ja) 浮動小数点乗算器とその乗算方式
SU1115052A1 (ru) Цифровой функциональный преобразователь двух переменных
JPS5814691B2 (ja) 2進加算回路
SU691890A1 (ru) Устройство дл св зи интегрирующей машины с электронной вычислительной машиной
JPS62154029A (ja) 乗算回路
SU1012251A1 (ru) Матричный вычислитель логарифмов
ES8401272A1 (es) "un registro de procesamiento para sistemas de procesamiento de una senal digital".
SU1092495A1 (ru) Двоичный сумматор
SU1013947A1 (ru) Накапливающий сумматор
SU1119009A1 (ru) Цифровой функциональный преобразователь
JPS61296473A (ja) 行列演算回路
SU1160256A1 (ru) "cпocoб oцehkи texhичeckoгo coctoяhия фpиkциohhыx mhoгoдиckobыx mуфt tpaktopob"
SU991444A1 (ru) Устройство дл воспроизведени функций
SU1136153A1 (ru) Устройство дл вычислени функции @ = @ + @
SU1171785A1 (ru) Устройство дл вычислени тригонометрических функций
SU788106A1 (ru) Квадратор
RU2040039C1 (ru) Устройство для определения модуля трехмерного вектора
JPS57196351A (en) Floating point multiplying circuit
SU1236465A1 (ru) Устройство дл вычислени тригонометрических функций
KR0134255B1 (ko) 퍼지 제어 회로
SU578644A1 (ru) Цифрова интегрирующа машина
SU855658A1 (ru) Цифровое устройство дл вычислени функций
SU1001093A1 (ru) Устройство дл вычислени функций синуса и косинуса