SU1092495A1

SU1092495A1 - Двоичный сумматор

Info

Publication number: SU1092495A1
Application number: SU813340092A
Authority: SU
Inventors: Владимир Васильевич Витер; Анатолий Васильевич Гурьянов; Валерий Дмитриевич Козюминский; Валентин Александрович Мищенко
Original assignee: Минское Высшее Инженерное Зенитное Ракетное Училище Пво; Предприятие П/Я М-5339
Priority date: 1981-09-25
Filing date: 1981-09-25
Publication date: 1984-05-15

Abstract

ДВОИЧНЫЙ СУММАТОР, содержащий в каждом разр де элементы И, ИЛИ и первьгй сумматор по модулю два, первые входы элементов И, ИЛИ и первого сумматора по модулю два подключены к первому входу переноса данного разр да двоичного сумматора , второй вход элемента И соединен с вторыми входами элемента ИЛИ и первого сумматора по модулю два, третий вход которого соединен с вторым входом переноса данного раз9 р да двоичного сумматора, выходы элементов И, ИЛИ и первого сумматора по модулю два соединены соответственно с выходами генерации и распространени переноса и с выходом суммы данного разр да двоичного сумматора, отличающи йс тем, что, с целью расширени области применени за счет осуществлени суммировани трех чисел, каждьй разр д двоичного сумматора содержит второй сумматор по модулю дна и мажоритарный элемент, причем первьй , второй и третий входы второго сумматора по модулю два соединены соответственно с первым, вторым и третьим входами мажоритарного элемента и с первым, вторым и третьим входами операндов данного разр да двоичного сумматора, выход второго сумматора помодулю два подключен к второму входу элемента И, выход ма коритарного элемента соединен с выходом переноса данного разр да двоичного cyм iaтopa. И

Description

Изобретение относитс к вычислительной технике и может быть использовано в арифметических устройствах ЭВМ.

Известен сумматор дл сложени нескольких чисел, содержащий двухвходовые сумматоры, входные регистры и группы элементов И С1 3.

Недостатками этого сумматора вл ютс низкое быстродействие и большой объем оборудовани .

Известен также разр д двоичного сумматора, содержащий элементы И, ИЛИ и первый сумматор по модулю два первые входы элементов И, ИЛИ и первого сумматора по модулю два подключены к -первому входу переноса данного разр да двоичного сумматора , а вторые входы - к первому входу данного разр да, третий вход первого сумматора по модулю два соединен с вторым входом переноса данного разр да двоичного сумматора, выходы элементов И и ИЛИ подключены соответственно с выходами генерации и распределени переноса данного разр да, а выход первого сумматора по модулю два соединен с выходом суммы данного разр да двоичного сумматора t2.

Недостатком известного сумматора вл етс ограниченность функциональных возможностей, заключающа с в невозможности суммировани трех чисел.

Цель изобретени - расширение функциональных возможностей двоичного сумматора за счет осуществлени суммировани трех чисел.

Поставленна цель достигаетс тем, что в двоичном cy мaтope, содержащем в каждом разр де элементы И, ИЛИ и первый сумматор по модулю два, первые входы элементов И, ИЛИ и первого сумматора по модулю два подключены к первому входу переноса данного разр да двоичного сумматора второй вход элемента И соединен с вторыми входами элемента ИЛИ и первого сумматора по модулю два, третий вход которого соединен с вторым входом переноса данного разр да двоичного сумматора, выходы элементов И, ИЛИ и первого сумматора по модул два соединены соответственно с выходами генерации и распространени переноса и с выходом суммы данного разр да двоичного сумматора, каждьй разр д двоичного сумматора содержит второй сумматор по модулю два и мажоритарный: элемент, причем первый , второй и третий входы второго сумматора по модулю два соединены соответственно с первым, вторым и третьим входам:и мажоритарного элемета и с первым, вторым и третьим вхоми операндов данного разр да двоичного сумматора, выход второго сумматора по модулю два подключен к второму входу элемента И, выход мажоритарного элемента соединен с выходом переноса данного разр да двоичного сумматора.

На чертеже приведена функциональна схема одного разр да двоичного сумматора.

Двоичный сумматор содержит элементы ИЛИ 1, И 2, сумматоры 3 и 4 по модулю два, мажоритарный элемент 5. Разр д имеет входы 6-10 и выходы 11-14. Входы 6-8 предназначены дл приема разр дов трех суммируемых чисел, вход 9 вл етс первым входом переноса из предыдущего разр да, вход 10 - вторым входом, подключаемым к выходу соответствующего разр да блока ускоренного переноса при построении многоразр дного сумматора, выходы 11 и 12 вл ютс выходами функций распространени и генерации переноса, подключаемыми к входам соответствующих разр дов блока ускорени переноса, выход 13 - выходом суммы, а выход 14 - выходом переноса, подключаемым по входу 10 следующего разр да сумматора .

Двоичньй сумматор работает следующим образом.

При суммировании К-х разр дов трех чисел возможно возникновение цвуу. сигналов переноса, один из которых поступает в (К+1)-й разр д, а другой - в (К+2)-й разр д двоичного сумматора. Дл приема двух сигналов переноса служат два входа 9 и 10. Сумматор 4 по модулю два формирует полусумму значений входных аргументов и подает ее на один из входов сумматора 3 по модулю два на котором производитс суммирование пoлycy iмы и сигналов переноса к формирование суммы Зц. Мажоритарньй элемент 5 обеспечивает формирование сигнала переноса в (К+1,-й разр д . Распространение второго сигнала переноса осуществл етс через блок ускоренного переноса, в качест3 10924954

ве которого может быть использованустройством-прототипом благодар

любой стандартный блок, выпускаемыйсуммированию трех чисел, что позвов различных сери х интегральных мик-л ет сократить объем оборудовани

росхем.при необходимости осуществлени данТаким образом, предлагаемый сум-5 ной операции по сравнению с использоматор обладает большими функциональ-ванием нескольких известных сумматоными возможност ми по сравнению сров.

Claims

ДВОИЧНЫЙ СУММАТОР, содержащий в каждом разряде элементы И, ИЛИ и первый сумматор по модулю два, первые входы элементов И, ИЛИ и первого сумматора по модулю два подключены к первому входу переноса данного разряда двоичного сумматора, второй вход элемента И соединен с вторыми входами элемента ИЛИ и первого сумматора по модулю два, третий вход которого соединен с вторым входом переноса данного разряда двоичного сумматора, выходы элементов И, ИЛИ и первого сумматора по модулю два соединены соответственно с выходами генерации и распространения переноса и с выходом суммы данного разряда двоичного сумматора, отличающийс я тем, что, с целью расширения области применения за счет осуществления суммирования трех чисел, каждый разряд двоичного сумматора содержит второй сумматор по модулю два и мажоритарный элемент, причем первый, второй и третий входы второго сумматора по модулю два соединены соответственно с первым, вторым и сг третьим входами мажоритарного элемента и с первым, вторым и третьим входами операндов данного разряда двоичного сумматора, выход второго сумматора по·модулю два подключен к второму входу элемента И, выход мажоритарного элемента соединен с выходом переноса данного разряда двоичного сумматора.

SU ,„,1092495 >