Изобретение относитс к импульсн технике и может быть использовано в цифровой измерительной аппаратуре в устройствах вычислительной техник и устройствах автоматики и телемеха ники . . Известен управл емый делитель частоты следовани импульсов, содер жапщй счетчик импульсов, элементы .совпадени , шины управлени , элемен ИЛИ и триггер l. Недостатком данного устройства л етс невысока надежность работы. Наиболее близким по технической сущности к изобретению вл етс управл емый делитель частоты следова ни импульсов, содержащий счетчик импульсов на триггерах, нулевые выходы которых соединены с первыми вх -дами соответствующих элементов совпадени , вторые входы которых подключены -к шинам управлени кодом ко эффициента делени , а выходы - к соответствующим входам первого элемента ИЛИ, выход которого соединен с единичным входом триггера, нулевой выход которого соединен с нулевыми входами триггеров счетчика импульсов , сг1етный вход которого подключен к входной шине, второй элемент ИЛИ, первый вход которого с6еди иен с входной шиной, остальные,входы с единичными выходами соответствующих триггеров счетчиков импульсов, а выход - с нулевым входом триггера f Недостатком данного устройства в л етс низка надежность устройства, обусловленна зависимостью по влени выходного импульса от времени срабатывани элементов, Цель изобретени - повышение надежности устройства в работе путем уменьшени зависимости по влени выходного импульса от времени срабатывани элементов. Поставленна цель достигаетс тем что в управл емый делитель частоты следовани импульсов, содержащий сче чик импульсов на триггерах, счетный вход которого под1 лючен к входной шине, а нулевые выходы соединены с первыми входами соответствующих элементов совпадени , вторые входы кото рых подключены к шинам управлени ко дом коэффициента делени , а выходы-к соответствующим входам первого эле мента ИЛИ, выход которого соединен с единичным входом основного триггера, второй элемент ИЛИ, первый вход кото рого соединен с входной шиной, остальные входы - с единичными выходами соответствующих триггеров счетчика импульсов, а выход - с нулевым входом основного триггера, введены дополнительный триггер, нулевой вход которого соединен с нулевым входом основного триггера, первый и второй элементы 2И-НЕ, первые входы которых подключены к входной шине, а вторые - соответственно к единичным выходам основного триггера и дополнительного триггера, D-вход которого соединен с единичным выходом основного триггера, причем выход второго элемента 2И-НЕ вл етс выходом делител и соединен с нулевыми входами триггеров счетчика импульсов, а выход первого элемента 2И-НЕ подключен к С-входу дополнительного триггера. На чертеже представлена структурна схема устройства. Устройство содержит счетчик 1 импульсов на триггерах, триггер 2,.элементы 3 совпадени , элементы ИЛИ 4 и 5, шины б управлени кодом коэффициента делени , входную шину 7, быходную шину 8, элементы 2И-НЕ 9 и 10 и дополнительный триггер 11, Счетный вход счетчика 1, собранного на триггерах, подключен к входной шине 7, а его нулевые выходы соединены с первыми входами соответствующих элементов 3 совпадени , вторые входы которых подключены к шинам 6 управлени кодом коэффициента делени , а выходы - к соответствующим входам первого элемента ИЛИ 4, выход которого соединен с единичным входом триггера 2, Второй элемент ИЛИ 5 своим первым входомсоединен с входной шиной 7, остальными входами - с единичными выходами соответствующих триггеров счетчика 1 импульсов, а выходом - с нулевым входом триггера 2. Нулевой вход дополнительного триггера 11 соединен с нулевым входом триггера 2, первые входы первого 9 и второго 10 элементов /2И-НЕ подключены к входной шине 7, а вторые - соответственно к единичным выходам триггера ,2 и дополнительного триггера 11, нулевой вход и D-вход которого соединены соответственно с нулевым входом и единичным, выходом триггера 2, причем выход второго элемента 2И-НЕ 10 подключ н к выходной шине 8 устройства и соединен с нулевыми входами триггеров счетчика 1 импульсов, В исходном состо нии все триггеры счетчика 1, триггер 2 и дополнительный триггер 11 установлены в нулевое состо ние. .На шинах 6 установлен код, соответствующий выбранному коэффициенту делени , на выходе элемента 4 присутствует уровень единицы, а на выходе элемента 5 - уровень нул . Коэффициент делени определ етс , по выражению Кэ К + 1, де К - двоичный код коэффициента делени , поступающий на входы элементов совпадени . При поступлении входных импульсом устройство работает следующим образом .. Счетчик 1 считает входные импульсы до тех пор, пока в нем не установитс код, совпадающий с двоичным ко дом коэффициента делени .. До этого на.выходе хот би одного из элементов 3 совпадени присутствует уровень единицы. При установлении в счетчике 1 кода, совпадающего с .двоичным кодом коэффициента делени , на выходах всех, элементов 3. совпадени по вл ютс уровн нул и, следовательно , на выходе элемента ИЛИ 4 такж по вл етс уровень нул , который устанавливает на выходе тригге а 2 единичный уровень, воздействующий на D-вход триггера 11 и второй вход эле мента 2И-НЕ 9, в результате чего,на выходе последнего по вл етс нулевой уровень. Поэтому в момент, когда на входной шине окс4нчи с входной импульс , на единичном выходе триггера 11 по входу D по вл етс сигнал единичного уровн , воздействующий на второй вход элемента 2И-НЕ 10. С приходом очередного входного импульса на входе элемента 2И-НЕ 10, а зна чит и на выходной шине 8 делител , по вл етс сигнал нулевого уровн и начинаетс установка триггеров счетчика 1 в нулевое состо ние. Значение сигнала на выходе элеме та 5 определ етс состо нием триггеров счетчика 1 и значением входного сигнала делител . При этом на выходной шине 8 делител заканчиваетс выходной импульс делител , на выходе элемента 5 по вл етс уровень нул , а триггеры 2 и 11 установлены в нулевое состо ние. В дальнейшем делитель работает аналогично. В результате на выходной шине делител 8 по вл ютс импульсы с частотой, пропорциональной частоте входных импульсов и обратно пропорциональной двоичному числу плюс единица , код которого установлен на шинах кода управлени коэффициентом делени . Использование дл управлени возвратом в исходное состо ние дополнительного триггера, первого и второго элементов 2И-НЕ позвол ет начать и закончить формировани выходного импульса с минимальной задержкой в один элемент 2И-НЕ. Таким образом, суммарна задержка формировани выходного импульса, определ юща точность формировани выходного импульса составл ет не. Суммарна задержка формировани выходн-ого импульса в известном устройстве равна при мерно 160 не, поэтог му в предлагаемом техническом решении быстродействие устройства примерно в 4 раза выше.The invention relates to a pulse technique and can be used in digital measuring equipment in computing technician devices and automation devices and telemechanics. . A controlled pulse frequency divider, a pulse counter, a matching element, a control bus, an OR element, and a trigger l are known. The disadvantage of this device is low reliability of operation. The closest to the technical essence of the invention is a controlled pulse frequency divider, containing a pulse counter on triggers, zero outputs of which are connected to the first in-dats of the corresponding matching elements, the second inputs of which are connected to the dividing ratio control buses, and outputs - to the corresponding inputs of the first OR element, the output of which is connected to the single trigger input, the zero output of which is connected to the zero inputs of the pulse counter triggers, sg1etny input The second element OR, the first input of which is 6 units of yen with the input bus, is left connected to the input bus, the inputs with single outputs of the corresponding pulse counter triggers, and the output with zero input of the device. f The disadvantage of this device is the low reliability of the device due to the dependency. the appearance of the output pulse from the element response time, the purpose of the invention is to increase the reliability of the device in operation by reducing the dependence of the appearance of the output pulse on the element response time s. This goal is achieved by the fact that a controlled pulse frequency divider containing a pulse counter on triggers, the counting input of which is connected to the input bus, and zero outputs are connected to the first inputs of the corresponding coincidence elements, the second inputs of which are connected to the control bus buses the division factor, and the outputs to the corresponding inputs of the first element OR, the output of which is connected to the single input of the main trigger, the second element OR, the first input of which is connected to the input bus, the rest new inputs - with single outputs of the corresponding pulse counter triggers, and output - with zero input of the main trigger, an additional trigger is added, the zero input of which is connected to the zero input of the main trigger, the first and second elements 2I-NOT, the first inputs of which are connected to the input bus, and the second, respectively, to the single outputs of the main trigger and the additional trigger, the D input of which is connected to the single output of the main trigger, and the output of the second element 2I-NOT is the output of the divider and is connected to hog inputs trigger pulse counter, and the output of the first element 2I-NOT connected to the C-input of an additional trigger. The drawing shows a block diagram of the device. The device contains a pulse counter 1 for triggers, trigger 2, elements 3 matches, elements OR 4 and 5, bus b of dividing coefficient code control, input bus 7, bypass bus 8, elements 2I-HE 9 and 10 and additional trigger 11, Counting the input of the counter 1, assembled on the triggers, is connected to the input bus 7, and its zero outputs are connected to the first inputs of the corresponding coincidence elements 3, the second inputs of which are connected to the division coefficient code 6 buses, and the outputs to the corresponding inputs of the first element OR 4, exit to The first is connected to the single input of trigger 2, the second element OR 5 is connected to the input bus 7 by its first input, the other inputs to the single outputs of the corresponding triggers of the pulse counter 1, and the output to the zero input of the trigger 2. The zero input of the additional trigger 11 is connected to the zero input trigger 2, the first inputs of the first 9 and second 10 elements / 2I-NOT are connected to the input bus 7, and the second to the single outputs of the trigger, 2 and additional trigger 11, respectively, the zero input and the D input of which are connected respectively to the input input and the unit one, the output of trigger 2, the output of the second element 2И – НЕ 10 is connected to the output bus 8 of the device and connected to the zero inputs of the triggers of the pulse counter 1, In the initial state all the triggers of the counter 1, trigger 2 and additional trigger 11 are set to zero state. . On tires 6, a code is set corresponding to the selected division factor, at the output of element 4 there is a level of one, and at the output of element 5 there is a level zero. The division factor is determined, by the expression Ke K + 1, de K is the binary code of the division coefficient, which arrives at the inputs of the coincidence elements. When the input pulse arrives, the device operates as follows. Counter 1 counts the input pulses until a code coinciding with the binary division coefficient code is established. Before that, the output level though one of the 3 matching elements is one level . When a code is established in the counter 1, which coincides with the binary code of the division factor, at the outputs of all elements 3. A level zero appears and, therefore, level zero appears at the output of the OR 4 element, which sets the output trigger 2 is a single level acting on the D input of the trigger 11 and the second input of the element 2I – HE 9, as a result of which, the output of the latter appears to be zero. Therefore, at the moment when on the input bus of the ox4nci from the input pulse, a unit level signal appears at the unit output of the trigger 11 at input D, acting on the second input of the element 2I-NOT 10. With the arrival of the next input pulse at the input of the element 2I-NOT 10 and, therefore, on the output bus 8 of the divider, a zero signal appears and the triggers of the counter 1 begin to be set to the zero state. The value of the signal at the output of element 5 is determined by the state of the triggers of the counter 1 and the value of the input signal of the divider. At the same time, on the output bus 8 of the divider, the output pulse of the divider ends, at the output of element 5, a level of zero appears, and the triggers 2 and 11 are set to the zero state. In the future, the divider works similarly. As a result, pulses with a frequency proportional to the frequency of the input pulses and inversely proportional to the binary number plus one, the code of which is installed on the tires of the dividing rate control code, appear on the output bus of the divider 8. The use of an additional trigger for controlling the return to the initial state, the first and second elements 2I-NOT allows you to start and finish the formation of the output pulse with a minimum delay of one element 2I-NOT. Thus, the total delay in the formation of the output pulse, which determines the accuracy of the formation of the output pulse, is not. The total delay in the formation of the output pulse in a known device is approximately 160, not; therefore, in the proposed technical solution, the speed of the device is approximately 4 times higher.