SU813419A1 - Multiplier-divider - Google Patents

Multiplier-divider Download PDF

Info

Publication number
SU813419A1
SU813419A1 SU782692077A SU2692077A SU813419A1 SU 813419 A1 SU813419 A1 SU 813419A1 SU 782692077 A SU782692077 A SU 782692077A SU 2692077 A SU2692077 A SU 2692077A SU 813419 A1 SU813419 A1 SU 813419A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
code
output
counter
multiplier
Prior art date
Application number
SU782692077A
Other languages
Russian (ru)
Inventor
Виталий Османович Курт-Умеров
Валентина Глебовна Гордиенко
Original Assignee
Украинский Заочный Политехническийинститут
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Украинский Заочный Политехническийинститут filed Critical Украинский Заочный Политехническийинститут
Priority to SU782692077A priority Critical patent/SU813419A1/en
Application granted granted Critical
Publication of SU813419A1 publication Critical patent/SU813419A1/en

Links

Landscapes

  • Complex Calculations (AREA)

Description

(54) МНОЖИТЕЛЬНО-ДЕЛИТЕЛЬНОЕ УСТРОЙСТВО(54) POSSIBLE-PERFORMANCE DEVICE

II

Изобретение относитс  к автоматике и вычислительной технике и может найти применение дл  выполнени  множительно-делительных операций над сигналами, представленными в цифровой форме.The invention relates to automation and computing and can be used to perform multiply-dividing operations on signals represented in digital form.

Известно множительно-делительное устройство , содержащее генератор импульсов, элемент И, триггер, делитель частод-ы, блок преобразовани  кодов, счетчик, дешифратор нул  и управл емый делитель частоты на дробный коэффициент 1.A multiplying-separating device is known comprising a pulse generator, an AND element, a trigger, a frequency divider, a code conversion unit, a counter, a zero decoder, and a controlled frequency divider by fractional factor 1.

Известно также множительно-делительное устройство, содержащее генератор импульсов , элементы И, триггер, делители частоты , счетчик и блок сравнени  кодов 2.It is also known to have a multiplier-separator device containing a pulse generator, elements AND, a trigger, frequency dividers, a counter, and a code comparison block 2.

Недостаток этих устройств - пониженное быстродействие.The disadvantage of these devices is reduced speed.

Наиболее близким по технической сущности и достигаемому результату к предлагаемому  вл етс  множительно-делительное устройство, содержащее двухканальный преобразователь код-частота, подключенный первым входом к щине ввода кода делител , а выходами - к первым входам первого и второго элементов И, вторые входы которых соединены с выходом триггера управлени , причем выход первого элем1ента И подключен к входу первого счетчика, соединенного выходом с выходной кодовой щиной устройства, а выход бторого элемента И подключен к входу второго счетчика, соединенного выходом с первым входом блока совпадени  кодов, второй вход которого подключен к выходу регистра, а выход блока совпадени  кодов соединен с первым установочным входом триггера управлени , подключенного вторым установочным входом к щине запуска устройства, причем вход регистра и второй вход двухканального преобразовател  код-частота соединены с щинами ввода кодов сомножителей делимого 31.The closest in technical essence and the achieved result to the proposed is a multiplying-dividing device containing a two-channel code-frequency converter, connected by the first input to the divider code input bar, and the outputs to the first inputs of the first and second And elements, the second inputs of which are connected to the control trigger output, the output of the first element And connected to the input of the first counter connected to the output from the output code length of the device, and the output of the second And element connected to the input second A counter connected by an output to the first input of the code matching unit, the second input of which is connected to the register output, and the output of the code matching unit connected to the first installation input of the control trigger connected to the device's second starting input, the register input and the second input of the two-channel converter the code-frequency is connected with the input codes of the factors of the dividend 31.

Врем  выполнени  множительно-делительных операций пропорционально отнощению кода сомножител , вводимого в регистр , к коду делител  и при значительных величинах кода этого сомножител  врем  вычислений оказываетс  также значительным .The execution time of multiplying-dividing operations is proportional to the ratio of the multiplier code entered into the register to the divisor code and with significant values of the multiplier code, the computation time is also significant.

Цель изобретени  - повыщение быстродействи  устройства.The purpose of the invention is to increase the speed of the device.

Поставленна  цель достигаетс  тем, что в множительно-делительное устройство, содержащее двухканальный преобразователь код-частота, подключенный первым входом к шине ввода кода делител , а выходами - к первым входам первого и второго элементов И, вторые входы которых соединены с выходом триггера управлени , причем выход первого элемента И подключен к входу первого счетчика, соединенного выходом с выходной кодовой шиной устройства, а выход второго элемента И подключен к входу второго счетчика, соединенного выходом с первым входом блока совпадени  кодов, второй вход которого подключен к выходу регистра , а выход блока совпадени  кодов соединен с первым установочным выходом триггера управлени , подключенного вторым установочным входом к шине запуска устройства , дополнительно введены блок сравнени  кодов и управл емый коммутатор, подключенный первым и вторым информационными входами к шинам ввода кодов сомножителей делимого, выходами - к второму входу двухканального преобразовател  код-частота и к выходу-регистра, а управл ющим входом - к выходу блока сравнени  кодов, соединенного входами с шинами ввода кодов сомножителей делимого.The goal is achieved by the fact that in a multiplying-dividing device containing a two-channel code-frequency converter connected by the first input to the divider code input bus, and outputs to the first inputs of the first and second And elements, the second inputs of which are connected to the output of the control trigger the output of the first element And is connected to the input of the first counter connected by the output to the output code bus of the device, and the output of the second element And is connected to the input of the second counter connected by the output to the first input of the unit code matches, the second input of which is connected to the register output, and the output of the code matching block is connected to the first installation output of the control trigger connected to the device's start bus by the second installation input, additionally introduced a code comparison unit and a controlled switch connected to the first and second information inputs divider divider codes input buses, outputs to the second input of the two-channel code-frequency converter and to the register output, and the control input to the output of the code comparison block, connected by inputs with tires input codes divisible factors.

На чертеже изображена блок-схема множительно-делительного устройства.The drawing shows a block diagram of a multiplying-separating device.

Множительно-делительное устройство содержит блок 1 сравнени  кодов, подключенный выходом к управл ющему входу управл емого коммутатора 2, двухканальный преобразователь 3 код-частота, соединенный первым входом с шиной ввода кода X делител . Выходы преобразовател  3 подключены к первым входам первого и второго элементов И 4 и 5, вторые входы которых соединены с выходом триггера 6 управлени . Выход первого элемента И 4 соединен с входом первого счетчика 7, подключенного выходом к выходной кодовой шине устройства . Выход второго элемента И 5 подключен к входу второго счетчика 8, соединенного выходом с первым входом блока 9 совпадени  кодов. Второй вход блока 9 подключен к выходу регистра 10, а выход блока 9 соединен с первым установочным входом триггера 6, подключенного вторым установочным входом к шине запуска устройства. Шин.ы ввода кодов у и z сомножителей Делимого соединены с входами блока 1 сравнени  кодов и с первым и вторым информационными входами коммутатора 2, подключенного выходами к второму входу преобразовател  3 и входу регистра 10.The multiplier-separating device contains a code comparison unit 1, connected by an output to a control input of a controlled switch 2, a two-channel code-frequency converter 3 connected by a first input to the input bar of a divider code X. The outputs of the converter 3 are connected to the first inputs of the first and second elements 4 and 5, the second inputs of which are connected to the output of the control trigger 6. The output of the first element And 4 is connected to the input of the first counter 7 connected by the output to the output code bus of the device. The output of the second element And 5 is connected to the input of the second counter 8, which is connected by an output to the first input of a block 9 of matching codes. The second input of the block 9 is connected to the output of the register 10, and the output of the block 9 is connected to the first installation input of the trigger 6 connected by the second installation input to the device start bus. The input codes Y and Z of the Divisible multipliers are connected to the inputs of the code comparison unit 1 and to the first and second information inputs of the switch 2 connected by the outputs to the second input of the converter 3 and the input of the register 10.

Множительно-делительное устройство работает следующим образом.The multiplying-dividing device operates as follows.

Так как врем  вычислений пропорционально коду сомножител  делимого, поступающему на вход регистра 10, то блок 1 сравнени  кодов осуществл ет выбор сомножител , меньшего по абсолютной величине , а коммутатор 2 выполн ет подключение этого сомножител  к входу регистра 10 иSince the computation time is proportional to the divisible factor multiplier code, which enters the register 10, the code comparison unit 1 selects a multiplier smaller in absolute value, and switch 2 connects this multiplier to the register input 10 and

подключение второго сомножител  к второму входу преобразовател  3 код-частота. При поступлении импульса запуска на второй вход триггера 6, сигнал с выхода этого триггера отпирает элементы И 4 и 5, импульсы с частотой, пропорциональной коду большего сомножител  делимого с одного выхода преобразовател  3 через элемент И 4 начинают заполн ть первый счетчик 7, а импульсы с частотой, пропорциональнойconnection of the second factor to the second input of the code-frequency converter 3. When a start pulse arrives at the second input of trigger 6, the signal from the output of this trigger unlocks elements 4 and 5, pulses with a frequency proportional to the code of the larger multiplier of the converter 3 divisible from one output through element 4 begin to fill the first counter 7, and pulses proportional frequency

коду X делител  с другого выхода преобразовател  3 начинают поступать через элемент И 5 во второй счетчик 8. Как только код, накопленный в счетчике 8 станет равным коду меньшего из сомножителей делимого, который записан в регистре 10, сработаетcode X, the divider from the other output of converter 3 begins to flow through the element AND 5 into the second counter 8. As soon as the code accumulated in counter 8 becomes equal to the code of the lesser of the factors of the dividend, which is recorded in register 10, it will work

блок 9 совпадени  кодов. Выходным сигналом блока 9 триггер 6 устанавливаетс  в первоначальное состо ние, при котором элементы И 4 и 5 закрываютс .block 9 match codes. The output signal of block 9, the trigger 6 is set to the initial state in which the elements And 4 and 5 are closed.

Таким образом, врем  в течение которогоThus, the time during which

открыты элементы И 4 и 5 равно отношению кода меньшего из сомножителей делимого к коду делител , а так как в течение этого времени на счетчик 7 поступают импульсы с частотой, пропорциональной коду большего из сомножителей делимого, что вelements 4 and 5 are open and equal to the ratio of the code of the smaller of the factors of the dividend to the code of the divisor, and since during this time counter 7 receives pulses with a frequency proportional to the code of the larger of the factors of the dividend, which

счетчике 7 будет зафиксирован код N К -,counter 7 will be fixed code N K -,

где К - коэффициент пропорциональности, определ емый свойствами преобразовател  3. До прихода следующего импульса запуска устройства со второго выхода триггера 6 снимаетс  соответствуюший сигнал на считывание результата выполнени  множительно-делительной операции со счетчика 7 и последующую установку счетчиков 7 и 8 в нулевое положение (на чертеже не показано ).where K is the proportionality coefficient determined by the properties of converter 3. Before the next start pulse of the device arrives, the corresponding signal is read from the second output of trigger 6 to read the result of the multiplication / division operation from counter 7 and then set the counters 7 and 8 to the zero position (in the drawing not shown).

Введение дополнительных блока сравнени  кодов и управл емого коммутатора позвол ет по сравнению с известным устройством уменьщить врем  выполнени  .множительно-делительной операции, т. е. повышает быстродействие устройства.The introduction of an additional block of comparison of codes and a controlled switch allows, in comparison with the known device, to reduce the execution time of the multiplying-dividing operation, i.e., it increases the speed of the device.

Claims (3)

1.Авторское свидетельство СССР № 570051, кл. G 06 F 7/39, 1976.1. USSR author's certificate number 570051, cl. G 06 F 7/39, 1976. 2.Авторское свидетельство СССР № 590735, кл. G 06 F 7/39, 1976.2. USSR author's certificate number 590735, cl. G 06 F 7/39, 1976. 3.Авторское свидетельство СССР3. USSR author's certificate № 310257, кл. G 06 F 7/52, 1970 (прототип).No. 310257, cl. G 06 F 7/52, 1970 (prototype). y-zy-z yvyv
SU782692077A 1978-12-06 1978-12-06 Multiplier-divider SU813419A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782692077A SU813419A1 (en) 1978-12-06 1978-12-06 Multiplier-divider

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782692077A SU813419A1 (en) 1978-12-06 1978-12-06 Multiplier-divider

Publications (1)

Publication Number Publication Date
SU813419A1 true SU813419A1 (en) 1981-03-15

Family

ID=20796654

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782692077A SU813419A1 (en) 1978-12-06 1978-12-06 Multiplier-divider

Country Status (1)

Country Link
SU (1) SU813419A1 (en)

Similar Documents

Publication Publication Date Title
SU813419A1 (en) Multiplier-divider
SU851404A1 (en) Device for division
SU886191A1 (en) Frequency multiplier
US4133031A (en) Electronic speed rating calculator and method
SU798831A1 (en) Frequency multiplier
SU732837A1 (en) Digital hyperbolic function generator
SU435521A1 (en)
SU877536A1 (en) Multiplicating-dividing device
SU512468A1 (en) Dividing device
SU439808A1 (en) Multiplier
SU542338A1 (en) Periodic pulse frequency multiplier
SU911523A1 (en) Device for computing logarithms of numbers presented in unit-counting code
SU451989A1 (en) Digital function generator
SU769722A1 (en) Delay device
SU849468A1 (en) Scaling device
SU746506A1 (en) Arithmetic device
SU590735A1 (en) Multiplication arrangement
SU771672A1 (en) Device for computing logarithmic functions
SU615496A1 (en) Pulse-frequency signal integrator
SU590736A1 (en) Multiplier-divider
SU935969A1 (en) Digital polygonal approximator
SU798833A1 (en) Multiplying-dividing device
SU1160405A1 (en) Digital logarithmic function generator
SU1347184A1 (en) Frequecy divider with fractional division factor
SU1102043A1 (en) Controlled pulse repetition frequency divider