SU1094071A1 - Запоминающее устройство с самоконтролем - Google Patents

Abstract

1. ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С САМОКОНТРОЛЕМ, содержащее накопитель , сумматоры по ьюдулю два, блок управлени , регистр адреса и первый элемент И, причем выходы накопител  подключены к информационшл входам первого сумматора по модулю два и  вл ютс  числовыми выходами устройства , управл ющие входы накопител , первого и второго сумматоров по модулю два соединеш 1 соответственном с первым, вторым и третьим выходами блока управлени , первый вход которого и ОД1Ш из входов регистра адреса  вл ютс  входами синхронизации устройства, второй и третий входы блока управлени   вл ютс  соответственно входом признака записи-считывани  и входом обращени  устройства, четвертый вход блока управлени , установочные входы сумматоров по модулю два и управл ющий вход регистра адреса  вл ютс  входами начальной установки устройства, адресными входами которого  вл ютс  другие входы регистра адреса, отличающеес  тем, что, с целью упрощени  устройства, в него введены счетчик адресов, блок сравнени . адресный мультиплексор, числовой мультиплексор и второй элемент И, входы которого соединены с выходами счетчика адресов и одними из входов блока сравнени  и адресного мультиплексора, выходы которого подключены к адресным входам накопител , а другие входы - к выходам регистра адреса и другим входам блока сравнени , входы числового мультиплексора соединены соответственно с выходами накопител  и с выходами первого сумматора по модулю два, а выходы - с информационными входами второго сумматора по модулю два, ш 1ходы которого подключены к входам первого элемента И, выход которого (П соединен с п тым входом блока управлени , щестой и седьмоД которого подключены соответственно к выходу блока управлени  и к выходу Второго элемента И, дричец управл |(г щие входы числового мультиплексора и адресного мультиплексора соединены соответственно с четвертым и с п тым ;о выходами блока управлени , щестой 4 выход которого подключен к входу заО пуска счетчика адресов, установоч sj ный вход которого соединен с управгг л кжрш входом регистра адреса, вы- ход второго сумматора по модулю два  вл етс  контрольным выходом устройства , седьмой и восьмой выходы блока управлени   вл ютс  соответственно выходом сигнала; готовности и выходом сигнала исправности уст;ройства , 2. Устройство по п. 1, отличающеес  тем, что блок управлени  содержит регистр управЛЯЮ1ЦИХ сигналов, регистр неисправ

Description

ности, группу элементов И, элементы ИЛИ, элементы НЕ и элемент задержки , вход которого и выходы синхронизации регистра управл ющих ;сигналов и регистра неисправности объединены и  вл ютс  первым входом блока, вторьм и третьим входом которого  вл ютс  соответственно вход признака записи-считывани  и вход обращени  регистра управл к цих сигналов, установочный вход которого и установочный вход регистра неисправности объединены и  вл ютс  четвертым входом блока, причем входы первого, второго и третьего элементов НЕ  вл ютс  соответственно 1 п тым, шестым и седьмым входами блока, первый и второй входы элементов И группы подключены соответственно к выходу и входу элемента задержки, третий и четвертый входы элементов И группы соединены с выхо дом регистра згаравл ющих сигналов и с выходом регистра неисправности, входы с п того по дес тый элементов И группы подключены соответственно к выходам и входам первого, второго и третьего элементов НЕ, выходы элементов И группы соединены с входами элементов ШШ, выходы которых  вл ютс  выходами блока.

Изобретение относитс  к вычислительной технике, а именно к запоминающим устройствам.

Известно запоминающее устройство (ЗУ) с самоконтролем, содержащее накопитель информации, первый и второй сумматоры, числовой мультиплек;сор и управл ющую пам ть со счетчиком количества считанньщ слов дл  реапизации алгоритма контрол  LIU.

Недостатком этого устройства  вл етс  его сложность.

Наиболее близким по технической сущности к изобретению  вл етс  запоминающее устройство с самоконтролем , содержащее адресный накопитель информации, сумматоры, блок управлени , использующеес  в качестве управл ющей пам ти ассоциативное запоминающее устройство, одни из входов которого соединены с адресными входами адресного накопител  и выходами элементов И, другие входы подключены к выходам блока управлени , а выходы соединены с входами второго сумматора, с первыми входами элементов И и с входами блока управлени , один из управл ющих и информационный входы адресного накопител  подключены ср . ответственно к первому и второму входам первого сумматора, выход адресного накопител  соединен с третьим входом первого сумматора и первым входом второго сумматора.

второй вход которого соединен с выходом первого сумматора, вторые входы элементов И. соединены с другим управл ютщм входом адресного накопител , а третьи входы  вл ютс  адресными входами устройства С21.

Недостатком этого устройства  вл етс  применение ассоциативного накопител  в качестве аппаратных средств уттравлепи  контролем, что усложн ет устройство.

Целью изобретени   вл етс  упрощение устройства.

Поставленна  цель достигаетс  тем, что в запоминающее устройство с самоконтролем, содержащее накопитель , сумматоры по модулю два, блок управлени , регистр адреса и первый элемент И, причем выходы накопител  подключены к информационным входам первого сумматора по модулю два и  вл ютс  числовыми выходами устройства, управл ющие входы накопител , первого и второго сзгмматоров по модулю два соединены соответственно, с первым, вторым и третьим выходами блока управлени , первый вход которого и один из входов регистра адреса  вл ютс  входами синхронизации устройства, второй и третий входы блока управлени   вл ютс  соответственно входом 11риз  1 а эаписи-считцвдни  и обращени  устройства, четверть вхо блока управлени , установочные входы cyj axopoB по модулю два и управл ющий вход регистра адреса  вл ютс  входами начальной установки устройства, адресными входами которого  вл ютс  другие входы регистра адреса, введены счетчик адресов, блок сравнени , адресный мультиплексор , числовой мультиплексор и второй элемент Н, входы которого соединены с выходами счетчика адресов и одними из входов блока сравнени  и адресного мультиплексора, выходы которого подключены к адресным входам накопител , а другие входы - к выходам регистра адреса и другим входам блока сравнени , входы числового мультиплексора соединены соответственйо с выходами накопител  и с выходами первого сумматора по модулю два, а выходы - с информационными входами второго сумматора по лодулю два, выходы которого подключены к входам первого элемента И, выход которого соединен с п тым входом блока управлени , шестой и седьмой входа которого подключешл соответственно к выходу блока управлени  и к выходу второго элемента И, причем управл ющие входы числового мультиплексора и адресного мультиплексора соединены соответственно с четвертым и с п тым выходами блока управлени , шестой выход которого подключен к входу запуска счетчика адресов, установочный вход которого соединен с управл ющим входом регистра адреса, выхоД второго сумматора по модулю два  вл етс  конт ,рольным выходом устройства, седьмой и восьмой выхода блока управлени   вл ютс  соответственно выходом сигнала готовности и выходом сигнала исправности устройства.

Кроме того,блок управлени  содержит регистр управл ющих сигналов,регистр неисправности, группу элементов И, элементы ИЛИ, элементы НЕ и элемент задержки, вход которого и входы синхронизации регистра управл юд х сигналов и регистра неисправности объединены и  вл ютс  nepBbiM входом блока, вторым и третьим входом которого  вл ютс  соответственно вход признака записисчитывани  и вход обращени  регистра управл ющих сигналов, установочный вход которого и установочный вход регистра неисп| авности объединены и  вл ютс  четвертым входом блока,

причем входы первого, второго и третьего элементов НЕ  вл ютс  соот ветственно п ть, щестым и седьмьй входами , первый и второй, входы элементов Н группы подключены соответственно.к вьЬсоду и входу элемента задержки, третий и четвертьй входы элементов Н .группы соединены с выходом регистра управл клцих сигналов и с выходом регистра неисправo ности, входы с п того по дес тый элементов И группы подключены соответственно к выходам и входам первого , второго и третьего элементов НЕ, выходы элементов И группы соединены

5 с входами элементов ИЛИ, выходы которых  вл ютс  выходами блока.

На чертеже изображена функциональна  схема предлагаемого устройства .

0

Устройство содержит накопитель 1, счетчик 2 адресов, адресный 3 и числовой 4 мультиплексоры, блок 5 сравнени , первый 6 и второй 7 сумматоры по модулю два, первый 8 и второй 9 элементы И, регистр 10 адреса и блок I управлени , содержащий элемент 12 задержки, регистр 13 управл ющих сигналов, регистр 14 сигналов неисправности, группу 15 элементов И, элементы ИЛИ 16, первый 17, второй 18 и третий 19 элементы НЕ, На чертеже обозначены вход

20признака записи-считывани , вход

21обращени , входы 22 начальной установки, контрольные выходы 23, выход 24 сигнала готовности, выход 25 сигнала исправности, информационные выходы 26, адресные входы 27

и вход 28 синхронизации. Блок 5 сравнени  может быть выполнен на

кросхеме К555 СП1...

1 Предлагаемое устройство в режимах начального и циклического конт-, рольного суммировани  информации, . содержащейс  в накопителе, работает следующим образом.

Начальное суммирование производитс  дл  определени  контрольной суммы информахщи накопител  1 до начала обмена информацией с внешним устройством (не показано) и происходит следуюи им образом.

Сигнал, поступающий на входы 22, устанавливает регистры 12 и суммагторы 6 и 7 в начальное (нулевое) состо ние, а регистр 14 - в со:сто ние начального суммировани . I Элементами И 15 и элементами 16 на выходе 24 вырабатываетс  сигнал запрета внешнего обращени  к устройству, сигнал управлени  |ультидлексором 3, поступающий с блокд и, пропус1 ает на адресные входы накопител  .1 код адрес с выходов счетчика 2, При подаче сигналу синхронизации на ВХ9Д 28 -через элемент 12 задержки элементы И 15 и ИЛИ 16 формируют сигналы на управл ющих входах сумма торов 6 и 7 дл  стробировани  информации с выходов накопител  1, а также сигналы Обращение и признак Чтение на управл ющих входах нако пител  1. Запуск счетчика 2 произво дитс  сигналами, совпадающими во времени с синхронизирующими. Значение кода счетчика 2 увеличиваетс  на единицу при каждом сигнале запуска , поступающем с блока И на уп равл ющие входы счетчика 2. Считыва ма  по каждому адресу из накопител  I информаци  поступает на вход сумматора 6 и через мультиплексор 4 открытый сигналом от блока II, проходит на вход сумматора 7. Сумматоры 6 и 7 накапливают конт рольную сумму информации накопител  I. При достижении счетчиком 2 конеч ного состо ни , определ емого элементов И 9, начальное суммирование заканчиваетс , сумматоры 6 и 7 хран т контрольную сумму информации, содержащейс  во всем массиве адресо накопител  I. Рассмотренный реж1Ф1 кодируетс  определенным состо нием разр дов ре гистра 14. Переход к режиму циклического контрольного суммировани  сопровождаетс  установлением на счетчике 2 начального состо ни , вцдачей сигнала готовности на выходе 24, состо нием контрольного суммировани  регистра 14 и сигналом исправности на выходе 25. Работа устройства в режиме цикли ческого контрольного суммировани  происходит в процессе обмени инфор мацией с внешним устройством. Предполагаетс , что при обращени : К устройству в режиме записи происходит предварительное считывание из накопител  1 хранившейс  информации на выходы 26, Внешние обращени  синхронизированы сигналами на входе 28, При отсутствии сигнала обращени  на входе 21 (в момент подачи синхронизирующего сигнала) иа адресные входы накопител  1 через мультиплексор 3 передаетс  код содержимого счетчика 2, т,е. код числа конт-, ролируемых адресов, J1 вырабатываютс  сигналы внутреннего обращени  и признак Чтение на уптравл ющих входах накопител  1 при наличии синхроимпульса на входе 28,Информаци  из накопител  t при отсутствии внешнего обращени  суммируетс  только сумматором 7. Сумматор 6 в этом случае суммировани  не производит, Накапливак ций сумматор 6 образует и хранит ко 1трольную сумму, котора  может мен тьс  только прн наличии внешнего обращени  в режиме записи. Образование нового значени  контрольной суммы сумматоров 6 производитс  сложением хран щейс  контрольной cjrMM i с разностью между записываемой и предварительно считанной из накопител  1 информацией. Код адреса внешнего обращени  по входу 27 поступает в регистр 10 и фиксируетс  в нем синхроимпульсом , поступающим по входу 28, Управл к цие сигналы, поступающие при внешнем обращении по входам 20 и 21 на вход регистра 13, также фиксируютс  в нем синхроимпульсом со входа 28, Блок 11 обеспечивает передачу адреса и управл юпщх сигналов на адресные и управл ющие входы накопител  1 „ Работа сумматора 7 в этом случае определ етс  относительным значением кода счетчика 2 и кода регистра 10, сигналами признака Записьсчитывание на входе 20, сигналом обращени  на входе 2I, состо нием счетчика 2, Сумматор 70 производит суммирование информации из накопител  1 по адресу, содержащемус  в регистре 10, при внешнем обршцении, если код адреса в регистре 10 больше ко- да в счетчике 2 и производитс  операци  Запись или код адреса в регистре 10 равен коду в счетчике 2 В первом случае по управл ющим сигналам из блока 1.1 в сумматоре 7 образуетс  новое значение контрольной суммы сложением хран цейс  в сумматоре 7 контрольной суммы с разностью между записываемой и предварительно считанной по этому адресу информацией из накопител  1. Во втором случае суммируетс  только считываема  из накопител  1 информаци . Сумматор 7 не производит суммирование при внешнем обращении, если код адреса в регистре 10 меньше код в счетчике 2 или код адреса в регистре 10 больше кода счетчика 2 и производитс  операци  Чтение. Относительное значение кодов регистра 10 и счетчика 2 в троичном алфавите состо ний Больше, Равно Меньше определ етс  двоичными выходами блока 5, Код адреса в счетчике 2 после считывани  по нему информации из на копител  1 и последующего суммирова ни  увеличиваетс  на единицу. При достижении счетчиком 2 конеч ного адреса элемент И 9 передает в блок 10 соответствующий сигнал. После считьшани  информации с конечного адреса блоком 11 производитс  анализ результата контрольног суммировани  в текущем цикле путем опроса состо ни  сумматора 7, которое должно быть нулевым в случае ijP вильного считывани  информации и оп редел етс  элементом И 8, 718 При ненулевом состо нии сумматора 7 блоком 11 формируетс  сигнал неисправности на выходе 25, а регистр 14 устанавливаетс  в состо ние Неисправность ЗУ. Таким образом, устройство обнаруживает любое количество ошибок в считанном слове и обеспечивает локализацию, отказавших разр дов накопител  1. Код состо ни  сумматора 7, соответствующий ошибке,, считываетс  внешним устройством с выходов 23. При нулевом состо нии сумматора 7 блок 11 при поступлении синхроимпульса на вход 28 формирует управ-, л ющие сигналы, поступающие на сумматоры 6 и 7 и мультиплексор 4, по которым происходит передача содержимого сумматора 6 в сумматор 7. Счетчик. 2 переводитс  в начальное состо ние сигналом из блока 11, после чего начинаетс  новый цикл контрольного суммировани , аналогичный рассмотренному. В предложенном устройстве не требуетс  наличи  дополнительного разр да и ассоциативного накопител  дл  контрол , что упрощает устройство за счет сокращени  аппаратных средств. Технико-экономическое преимущество предлагаемого устройства по сравнению с известным заключаетс  в его упрощении.

Claims (2)

1. ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С САМОКОНТРОЛЕМ, содержащее накопитель, сумматоры по модулю два, блок управления, регистр адреса и первый элемент И, причем выходы накопителя подключены к информационным входам первого сумматора по модулю два и являются числовыми выходами устройства, управляющие входы накопителя, первого и второго сумматоров по модулю два соединены соответственном с первым, вторым и третьим выходами блока управления, первый вход которого и один из входов регистра адреса являются входами синхронизации устройства, второй и третий входы блока управления являются соответственно входом признака записи-считывания и входом обращения устройства, четвертый вход блока управления, установочные входы сумматоров по модулю два и управляющий вход регистра адреса являются входами начальной установки устройства, адресными входами которого являются другие входы регистра адреса, отличающееся тем, что, с целью упрощения устройства, в него введены счетчик адресов, блок сравнения, . адресный мультиплексор, числовой ₍ мультиплексор и второй элемент И, входы которого соединены с выходами счетчика адресов и одними из входов блока сравнения и адресного мультиплексора, выходы которого подключены к адресным входам накопителя, а другие входы - к выходам регистра адреса и другим входам блока сравнения, входы числового мультиплексора соединены соответственно с выходами накопителя и с выходами первого сумматора по модулю два, а выходы - с информационными входами второго сумматора по модулю два, выходы которого подключены к входам первого элемента И, выход которого соединен с пятым входом блока управления, шестой и седьмой вдоды которого подключены соответственно к выходу блока управления и к выходу второго элемента И, причем управляющие входы числового мультиплексора и адресного мультиплексора соединены соответственно с четвертым и с пятым выходами блока управления, шестой выход которого подключен к входу запуска счетчика адресов, установочный вход которого соединен с управляющим входом регистра адреса, выход второго сумматора по модулю два является контрольным выходом устройства, седьмой и восьмой выходы блока управления являются соответственно выходом сигнала? готовности и выходом сигнала исправности устройства.

2. Устройство по π. 1, отличающееся тем, что блок управления содержит регистр управляющих сигналов, регистр неисправ-

1Ό94071 ности, группу элементов И, элемен- '4. ты ИЛИ, элементы НЕ и элемент задержки, вход которого и выходы синхронизации регистра управляющих сигналов и регистра неисправности объединены и являются первым входом блока, вторым и третьим входом которого являются соответственно вход признака записи-считывания и вход обращения регистра управляющих сигналов, установочный вход которого и установочный вход регистра неисправности объединены и являются четвертым входом блока, причем входы первого, второго и третьего элементов НЕ являются соответственно пятым, шестым и седьмым входами блока, первый и второй входы элементов И группы подключены соответственно к выходу и входу элемента задержки, третий и четвертый входы , элементов И группы соединены с выхо дом регистра управляющих сигналов и с выходом регистра неисправности, входы с пятого по десятый элементов И группы подключены соответственно к выходам и входам первого, второго и третьего элементов НЕ, выходы элементов И группы соединены с входами элементов ИЛИ, выходы которых являются выходами блоха.