Изобретение относитс к вычислительной технике и предназначено дл использовани в устройствах ввода информации преимущественно с клавиатуры при создании машинных носителей или ввода в ЭВМ. Известно устройство дл ввода ин формации, содержащее запоминающее устройство с клавиатурой ввода ин формации, блок индикации дл отобра жени хранимой информации и результатов вычислений, регистр блока индикации , блок подавлени нулей при .индикации, схему ньделени старшего разр да числа, наход щегос -в регис ре блока индикации, блок переключени из режима Подавление нулей в режим Контроль информации, схем сравнени выходной информации регис ра блока индикации с информацией, введенной с клавиатуры запоминающег устройства. Последний в зависимости от результатов сравнени , осуществл емого схемой, посылает в качестве управл ющего сигнала подавлени инд кации в блок подавлени нулей выходной сигнал схемы вьщелени старшего разр да C1 о Недостатком данного устрор5ства вл етс пониженна наделсность изза отсутстви контрол работы оператора . Наиболее близким к предлагаемому по технической сущности вл етс устройство дл ввода информации, содержащее клавиатуру, формирователь , первый и второй регистры, бло оперативной пам ти, первый блок сра нени , блок индикaц п- и сумматор, кл виатура соединена с первым входом формировател и с выходом .первого регистра, выход которого подключен к информацион ому входу блока оперативной пам ти, управл ющий вход -к выходу формировател , а выход к первому входу первого блока сравнени , выход второго регистра соединен с входом сумматора 2. Недостатком известного устройства также вл етс пониженна надежность из-за отсутстви контрооп работы оператора. Цель изобретени - повышение надежности устройства за счет обеспечени контрол ввоТи-мой информации. Указанна цель достигаетс тем, что в устройство дл ввода информации , содержащее клавиатуру, формиро ватель, первый и второй регистры, 842 блок оперативной пам ти, первый блок сравнени , блок индикации и сумматор , клавиатура соединена с первым входом формировател и с входом первого регистра, выход которого подключен к информационному входу блока оперативной пам ти, управл ющий входк выходу фJЭpмиpoвaтeл 5 а выход- к первому входу первого блока сравнени , выход второго регистра соединен с входом су 1матора, введены элемент задержки, инвертор, счетчик, первый, второй и третий элементы И, первый и второй элементы ИЛИ, первый и второй коммутаторь, второй блок сравнени и третий регистр, выход формировател подключен к первым входам первого и второго элементов И, выход первого регистра соединен с вторым входом первого блока сравнени , с первыми входами второго блока сравнени и блока индикации, с информационным входом первого комг-утатора , выход первого блока сравнени подключен к первому входу первого элемента ИЛИ и через инвертор к второму входу первого элемента И, выход которого подключен к второму входу блока индикации, и к счетпому входу счетчика, выход которого соединен с вторым входом второго элемента И, выход, которого подключен к третьему входу блока индикации и к второму входу первого элемента ИЛИ, выход которого соединен с вторым входом формировател , с управл рощим вход .ом счетчика, с - отравл ющим входом первого коммутатора и через элемент задержки - с первьм входом третьего элемента И, второй вход которого подключен к выходу второго блока сравнени 3 второй вход которого соединен с вьжодом третьего регистра, выход третьего элемента И подключен к четвертому входу блока индикации м к управл юш,ему входу второго коим}/татора , информационный вход которого соединен с выходом сумматора, а выход - с -первым входом второго элемента ИоЧИ,, выход первого коммутатора соединен с входом второго регистра и с вторьм входом второго элемента И1И, выход которого вл етс выходом устройства, На чертеже изображена схема предлагаемого устройства. Устройство содержит клавиатуру 1 ., первый регистр 2, формирователь 3, блок 4 оперативной пам ти, первый 3 блок 5 сравнени , блок 6 индикации, второй блок 7 сравнени , первый ком мутатор 8, второй элемент ИЛИ 9, второй регистр 10, сумматор 11, вто рой коммутатор 12, инвертор 13, пер вый элемент И 14, счетчик 15, второ элемент И 16, первый элемент ИЛИ 17 элемент 18 задержки, третий элемент И 19, третий регистр 20. Блок 4 оперативной пам ти дл упрощени техпроцесса подготовки машинных носителей имеет емкость, позвол ющую хранить всю строку, и служит дл запоминани информации строки символов. Буферный регистр предназначен дл оперативного запоминани кода символа вводимой инфор мации. Формирователь 3 задает режим записи или чтени блоку 4 оперативной пам ти. Блок 6 индикации служит дл отобра жени поступающей на его вход информации и сигнализации об обнаруженно ошибке. Устройство работает следующим образом. Каждую строку информации набирают на клавиатуре дважды. При первом наборе код очередного символа, поступивший с клавиатуры 1 по кодовым шинам, записываетс в регистр 2. С поступлением очередного синхроимпул са с второго выхода клавиатуры 1 фо мирователем 3 разрешаетс запись информации в блок 4 оперативной пам ти и измен етс адрес его очередного свободного пол пам ти. Аналогичньм образом последовательно набираютс символы одной строки. При втором наборе той же строки код очередного символа, поступивший с клавиатуры 1 по кодовым шинам , записываетс в регистр 2. При поступлении синхроимпульса с клавиатуры 1 формирователем 3 измен етс адрес очередного пол блока 4 оперативной пам ти и производитс перевод его в режим чтени , разреша сравнение в блоке 5 кода символа первого набора (записанного в блоке 4 оперативной пам ти) и соответству щего ему кода символа второго набора (записанного в регистре 2) . При совпадении кодов, поступивших на об входа блока 5 сравнени , на его выходе вырабатываетс сигнал, повтор емый элементом ИЛИ 17, который вы полн ет следуюшие функции:разрешает 44 прохождение сигнала по кодовым шинам через первый коммутатор 8; устанавливает счетчик 15 в исходное, например нулевое, положение; разрешает формирователю 3 увеличение адреса пол пам ти блока 4 оперативной пам ти . При поступлении на управл ющий вход первого коммутатора 8 с выхода элемента ИЛИ 17 сигнала, разрешающего передачу информации, код, записанный в регистр 2, через коммутатор 8 и элемент ИЛИ 9 подают на выход устройства, а через последовательно соединенные регистр .10 и су 5матор 11 - на вход второго коммутатора 12. С регистра 2 информацию подают и на второй блок 7 сравнени , который вырабатывает управл ющий сигнал при поступлении на вход устройства кода, означающего конец записи . Этот код посто нно хранитс в регистре 20 пам ти, подключенном к другому входу блока 7 сравнени . Вьфаботанный в этом случае сигнал схемы 7 сравнени подают на вход третьего элемента И 19, на второй вход которого подают сигнал элемента ИЛИ 17 через элемент 18 задержки. При поступлении на третий элемент И 19 двух сигналов одновременно на его выходе вырабатываетс управл ющий сигнал, разрешающий второму коммутатору 12 вьщачу через первый элемент ИЛИ 9 на выход устройства содержимого сзмматора 11. При поступлении последующих строк информации цикл работы устройства повтор етс . Если на входы блока 5 сравнени с блока 4 оперативной пам ти и регистра 2 различные коды, то на вход первого элемента И 14 через инвертор подают сигнал. С приходом на второй вход элемента И 14 управл Еощего сигнала, перевод щего блок 4 оперативной пам ти в режим чтени , вырабатываетс сигнал, увеличивающий содержимое счетчика 15 на единице и поступающий в блок 6 индикации. Этот сигнал разрешает индикацию признака ошибки.,Таким образом , несовпадение значений первого и второго набора при посимвольном их сравнепии служит признаком ошибки, блокирующим изменение адреса блока 4 оперативной пам ти формирователем 3 и поступление кода