JPS605400Y2 - 多点デ−タ入出力装置 - Google Patents

Description

【考案の詳細な説明】 本考案は、データ処理システムにおける多点データの入
出力方式に関するものである。

データ処理システムにおいて、データ処理装置には入出
力装置が組合わせれ、この入出力装置を通じて、データ
処理装置とその対象の間のデータ授受が行われる。

入出力装置がデータ・バスに接続されるものであるとき
、データの授受は、データ１語ごとにデータ処理装置の
入出力命令によって行われる。

すなわち、データ処理装置は、データ入力の場合は、デ
ータの源を指定してデータ入力命令を実行腰データ出力
の場合は、データの行先きを指定してデータ出力命令を
実行する。

入力データの源および出力データの行先きはアドレス信
号によって表現されるから、データの入出力に際してデ
ータ処理装置から入出力装置にはアドレス信号も与えら
れる。

入出力装置内には、入力データの源および出力データの
行先きごとに、データの授受回路が設けられる。

データ授受回路は、プリント板上に形成され、このよう
なプリント板が、入出力データの数に応じて、入出力装
置筐体中に装架される。

プリント板に実装される回路の種類は、入出力データの
種類に応じて様々であり、所要回路部品数もそれぞれ異
なるから、プリント板１枚当りの回路実装数は入出力デ
ータの種類によって異なる。

入出力装置の筐体においては、プリント板装架用にバッ
クボードが設けられ、バンクボードにはプリント配線等
により、筐体の内部配線がほどこされる。

バンクボードの配線は、各プリント板における回路の実
装数が等しいときには標準化が容易であるが、回路実装
数がまちまちなプリント板が混在するときは、標準化が
困難である。

しいて標準化するとすれば、回路実装数が最も多いプリ
ント板が装架される場合を想定してバツクホード配線を
行う方法があるが、無駄の多いものとなる。

すなわち、プリント板１枚当りのアドレスの割当て数が
、どのプリント板についても、回路実装数が最大の場合
と同じになるので、回路実装数の少ないプリント板につ
いては、空きアドレスが生じる。

この空きアドレスは、他のプリント板の回路に割当てる
ことができないので、無駄となる。

したがって、アドレス用ディジタル信号の所要ビット数
の割には、実際に入出力しうるデータの数が少なくて、
能率が悪い。

入出力装置筐体中に回路実装数のまちまちなプリント板
が装架できるということは、入出力装置筐体の利用性を
高める見地からは好ましいことであるが、上記の理由に
よりうまくいかない。

本考案の目的は、入出力装置の筐体に回路実装数のまち
まちなプリント板を装架して、バンクボードの配線を標
準化しても、データ処理装置からみて、空きアドレスに
よる無駄を生じない多点データ入出力を提供することに
ある。

本考案は、 データ入出力回路の実装数がそれぞれ独自でありながら
、各データ入出力回路には、所定の最大数が実装される
場合における入出力番号が付けられている複数のプリン
ト板、 これら複数のプリント板を装架するバックボードであっ
て、複数のプリント板がいずれも所定の最大数のデータ
入出力回路を実装している場合に相当する配線が行われ
ているバックボード、データ処理装置からデータ入出力
回路を指定して与えられる論理入出力番号を保持する入
出力番号レジスタ、 及び 論理入出力番号に等しい各アドレスに、前記複数のプリ
ント板に実装されている各入出力回路の物理入出力番号
をそれぞれ記憶し、前記入出力番号レジスタの内容がア
ドレス信号として与えられ、そのアドレスに記憶してい
る物理入出力番号をバックボードを通じて前記複数のプ
リント板に入出力回路指定信号として与える入出力番号
変換器を具備する多点データ入出力装置 によって上記の目的を遠戚したものである。

以下図面によって本考案を説明する。

第１図は本考案実施例の概念的構成図である。

第１図において、１はデータ処理装置、２はデータ・バ
ス、３は入出力装置である。

データ処理装置１と入出力装置３はデータ・バス２によ
って接続される。

いま、入出力装置３は、多点アナログ・データ入力装置
であるとする。

入出力装置３において、３１０〜３１ｎはＩ１０カード
であって、そぞれ固有の数の信号受信回路が実装された
プリント板により構成され、バックボード（回路）に装
架される。

このバックボードには、複数のプリント板がいずれも所
定の最大数の信号受信回路を実装している場合に相当す
る配線が行なわれている。

この信号受信回路はデータ入出力回路である。

これらＩ１０カード３１０〜３１ｎは、与えられた多点
アナログ入力信号のうちから指定された１つを選びだし
、それをディジタル信号に変換して、レジスタ３２に与
えるものである。

レジスタ３２の内容はデータ・バス２に与えられる。

このデータはデータ処理装置１によって読取られる。

Ｉ１０カード３１ ｉ （ｉ＝ｏ”−ｎ）が選択すべき
入力信号の番号は、バックボード配線を通じて、入力番
号変換器３３によって指定される。

入力番号変換器３３は、入力番号レジスタ３４の値を変
換して物理入力番号を決定する。

物理入力番号とは、Ｉ１０カード３１０〜３１ｎがいず
れも最大数の回路を実装しているとして多点アナログ入
力信号にそれぞれ付けられた番号であり、実効アドレス
に相当する。

この物理入力番号は、入出力装置３における最大の入力
チャネルの物理的配列の順に付けられる。

入力番号レジスタ３４にはデータ・バス２上のデータが
セットされる。

このレジスタの値は、データ処理装置１が多点アナログ
・データを１つ読取るたびに、更新される。

この値は論理入力番号を与える。

論理入力番号とは、データ処理装置１により便宜的に多
点アナログ信号のそれぞれに付けられた番号であって、
データ読取りの順番に従って付けられた論理的アドレス
である。

データ読取りの順番はデータ処理の目的に応じて定めら
れる。

このため、論理入力番号と物理入力番号とは一般的には
同じではない。

シーケンス制御器３５は、Ｉ１０カード３１１ルジスタ
３２、入力番号レジスタ３４の動作を制御する。

シーケンス制御装置３５は、データ・バス２の制御線を
通じてデータ処理装置１から与えられる入力指令に従っ
て動作する。

論理入力番号と物理入力番号との対応例を第２図に示す
。

物理入力番号は、Ｉ１０カード３１ｉがすべて最大数（
４）の回路を実装しているものとして、Ｉ１０カード３
１０には０〜３，３１１には４〜７，３１２には８〜Ｂ
、３１３にはＣ〜Ｆというように割付けられる。

しか腰実際は、これら番号のうちＯ〜４，８．Ｃ，Ｄに
ついて回路が実装されており、その他の番号は空き番号
である。

そこで、入力番号変換器３３により、論理入力番号を、
回路が実在する物理入力番号に変換する。

入力番号変換器３３は、例えばリード・オンリー・メモ
リ（ＲＯＭ）またはランダム・アクセス・メモリ（ＲＡ
Ｍ）によって構成され、論理入力番号に相当するアドレ
スに物理入力番号を記憶している。

このような入力番号変換器３３に入力番号レジスタ３４
の値をアドレスとして与えると、そのアドレスから物理
入力番号が読出される。

論理入力番号と物理入力番号との対応は予めわかってお
り、それに基づいて、ＲＯＭの切込みあるいはＲＡＭの
書込みが行われる。

ＲＡＭの書込みは、データ・バス２を通じてデータ処理
装置１によって行うことができる。

このように構成された装置の動作には次のとおりである
。

データ処理装置１は、読取りたいデータの論理入力番号
をデータ・バス２のデータ線にのせ、入力指令をデータ
・バス２の制御線にのせる。

そうすると、入力指令に従ったシーケンス制御器３５の
動作により、データ線上の論理入力番号は入力番号レジ
スタ３４にセットされる。

この論理入力番号は、入力番号変換器３３によって物理
入力番号に変換されて、Ｉ１０カード３１０〜３１ｎに
与えられる。

Ｉ１０カード３１０〜３１ｎは、与えられた物理入力番
号に該当する入力信号を選んで、ディジタル・データに
変換し、レジスタ３２に与える。

このデータはシーケンス制御装置３５によってレジスタ
３２にセットされる。

レジスタ３２のデータはデータ・バス２のデータ線にの
る。

このときシーケンス制御器３５はデータ準備完了信号を
データ・バス２の制御線にのせる。

データ処理装置１はこの信号に従ってデータ線上のデー
タを読取る。

以下同様な動作により、一連のアナログ・データがデー
タ処理装置１に入力される。

このようにして、データ処理装置１は、物理入力番号に
空きのある入力データに対して、いちいちそれを意識す
ることなく読取りが行える。

そして、論理入力番号には空きをつくる必要がないので
、アドレス用の所要ビットは、現実に実装されている回
路に見合ったものでよい。

入出力装置３が多点アナログ・データ出力装置であると
きは、データの流れが逆になる他は上述と同様な動作が
行われ、同様な効果を生じる。

なお、入出力データはアナログ・データに限られない。

以上のように、本考案によれば、入出力装置筐体に回路
実装数のまちまちなプリント板を装架して、バンクボー
ド配線を標準化しても、データ処理装置からみて、空き
アドレスによる無駄を生じない多点データ入出力装置が
実現できる。

【図面の簡単な説明】

第１図は本考案実施例の概念的構成図、第２図は第１図
の装置の一部の説明図である。 １・・・・・・データ処理装置、２・・・・・・データ
・バス、３・・・・・・入出力装置、３１０〜３１ｎ・
・・・・・Ｉ１０カード、３２・・・・・・レジスタ、
３３・・・・・・入力番号変換器、３４・・・・・・入
力番号レジスタ、３５・・・・・・シーケンス制御器。

Claims (1)

1. 【実用新案登録請求の範囲】 データ入出力回路の実装数がそれぞれ独自でありながら
   、所定の最大数のデータ入出力回路が実装される場合に
   おける入出力番号が付けられている複数のプリント板、 これら複数のプリント板を装架するバックボードであっ
   て、複数のプリント板がいずれも所定の最大数のデータ
   入出力回路を実装している場合に相当する配線が行なわ
   れているバンクボード、データ処理装置からデータ入出
   力回路を指定して与えられる論理入出力番号を保持する
   入出力番号レジスタ、 及び 論理入出力番号に等しい各アドレスに、前記複数のプリ
   ント板に実装されている各入出力回路の物理入出力番号
   をそれぞれ記憶し、前記入出力番号レジスタの内容がア
   ドレス信号として与えられ、そのアドレスに記憶してい
   る物理入出力番号をバックボードを通じて前記複数のプ
   リント板に入出力回路指定信号として与える入出力番号
   変換器を具備する多点データ入出力装置。