SU1091209A1 - Устройство дл сжати информации - Google Patents

Устройство дл сжати информации Download PDF

Info

Publication number
SU1091209A1
SU1091209A1 SU833532874A SU3532874A SU1091209A1 SU 1091209 A1 SU1091209 A1 SU 1091209A1 SU 833532874 A SU833532874 A SU 833532874A SU 3532874 A SU3532874 A SU 3532874A SU 1091209 A1 SU1091209 A1 SU 1091209A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
output
input
outputs
combined
Prior art date
Application number
SU833532874A
Other languages
English (en)
Inventor
Александр Владимирович Апыхтин
Владимир Израилевич Рабинович
Наталья Васильевна Третьякова
Виктор Александрович Трушин
Михаил Петрович Цапенко
Original Assignee
Новосибирский электротехнический институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Новосибирский электротехнический институт filed Critical Новосибирский электротехнический институт
Priority to SU833532874A priority Critical patent/SU1091209A1/ru
Application granted granted Critical
Publication of SU1091209A1 publication Critical patent/SU1091209A1/ru

Links

Landscapes

  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

УСТРОЙСТВО ДЛЯ СЖАТИЯ Ш1ФОРМАЦИИ, содержащее компараторы, первые входы которых подключены к соответствующим входам устройства, выходы - к соответствующим входам элемента ИЛИ, генератор импульсов, выход которого подключен к входу счетчика, выход которого подключен к входу цифро-аналогового преобразовател , выход которого подключен к объединенные вторш входам компараторов , отличающеес  тем, что, с целью упрощени  устройства , в него введены блоки пам ти и блок посто нной пам ти, адресные входы которого подключены к выходам соответствующих компараторов, выходы блока посто нной пам ти подключены к знаковым входам соответствующих блоков пам ти, управл ющие входы (Л которых объединены и подключены к выходу элемента ИЛИ, информационные входы блоков пам ти объединены и подключены к выходу счетчика.

Description

Изобретение относитс  к автомати ке и вычислительной технике и может быть использовано дл  сжати  информации при измерении и обработке совокупности входных величин,  вл ю щихс  функцией пространственной координаты. Известно устройство, Q котором функци  пространственной координаты аппроксимируетс  многочленом стейени m по результатам :г1змерени  N входных величин. Выходной информацией данного устройства  вл ютс  коды m + значений коэффициентов аппроксимирующего многочлена. Сжатие информации достигаетс  тем, что степень m многочлена меньше числа входных величин N. Такое устройство содержит соединенные последовательно коммутатор аналоговых сигналов, генератор базисных функций (ортогональных полиномов), вычислительное устройство L13 Дл  получени  т+1 значений коэффициентов необходимо N (т +1) цикло работы устройства, что обусловливает его низкое быстродействие. Наиболее близким к предлагаемому по технической сущности  вл етс  устройство, содержателе компараторы, элемент ИЛИ, общее устройство уравн вешивани , включающее; цифро-аналоговый преобразователь {ЦДП) , счетчик генератор тактовых и пульсов (ГТИ), генератор базисных функций ГБФ ,вычитающие сумматоры, накапливающие сумматоры, причем управл ющие входы ГБФ подключены к выходам компараторо а выходы его - к входам вычитающих сумматоров,, выходы которых соединены с входами, накапливающих сумматоров., при этом управл ющие входы вычитающих сумматоров подключены к входу элемента ИЛИ, а управл ющие входы на капливающих сумматоров соединены с выходом ГТИ t2 . Указанное устройство предназначен дл  сжати  больщих обьемов информаци обладает высоким быстродействием, но при аппроксимации .аространственных сигналов дискретнъгми базисными функци ми имеет неоправданно большую сложность. Цель изобретени  - упрощение ycTpoifCTBa путем обобщенного описан простоанственной функции и обеспечени  возможности сжати  информации пр сохранений быстродействи . Поставленна  цель достигаетс  тем,что в устройство дл  сжати  информации , содержащее компараторы, первые входы которых подключены к соответствующим входам устройства, выходы - к соответстсутощим входам элемента ИЛИ, генератор импульсов, выход которого подключен к входу счетчика, выход которого подключен к входу цифроаналогового преобразовател , выход которого подключен к объединенным вторым входам компараторов, введены блоки пам ти и блок посто нной пам ти, адресные входы которого подключены к выходам соответствующих компара- торов., выходы блока посто нной пам ти подключены к знаковым входам соответствующих блоков пам ти, управл ющие входы которых объединены и подключены к выходу элемента ИЛИ, информационные входы блоков пам ти объединены и подключены к выходу счетчика. Такое устройство аппроксимирует пространственную функцию, заданную i совокупностью W входных величин п. дискретными базисными функци ми, причем уменьщение объема выходной информации достигаетс  путем отбрасывани  части коэффициентов при сг хранении заданной погрешности восстановлени  исходной функции. На фиг. 1 представлена функциональна  схема устройства; на фиг.2 электрическа  схема одного из возможных вариантов его реализации. Устройство содержит компараторы I, элемент ИЛИ 2, посто нный блок 3 посто нной пам ти (ПБП) , генератор 4 импульсов, счетчик 5, цифро-аналоговый преобразователь (ЦАП) 6, блоки 7 пам ти. Один из возможных вариантов реализации устройства приведен дл  п 8, где п - число базисных функций. Компараторы 1 представл ют микросхему ти па К 544 САЗА, ПБП - микросхему типа К 556 РЕ4. Входова  логическа  схема ИЛИ-2 представл ет микросхему типа К 561 ЛИ, ГТИ может быть выполнен на микросхеме К 155 ТЛ1, счетчик представл ет собой серийно вьшускаемую микросхему типа К 56 ИЕ10, ЦАП содержит две микросхемы типа К 153 УД2 и К 572 ПА1, Блоки пам ти выполнены на микросхемах типа 564 ИМ1, 564 ИР9, 564 ИЕ14, 564 ЛП2, 564 ЛА7, 564 ЛС2 и 564 ЛН1, при этом выходы ЛС2 подлючены к входам №-11 , к В входам которых подключены выходы ИР 9, выход t ИМ1 соединен с входом ИЕ 14, вход V которого соединен с выходом JIA7, выхо ды ИМ1 соединены с D-входами ИР9, С-входы которых соединены с выходом Л112 и первым ЛА7, второй вход которого соединен с первым входом Ш12 и входом Рд ИМ1, второй вход ЛП2 соед нен с выходом схемы ИЛИ через инверто ЛН1. Выходы .счетчика подключены к А входам ЛС2 и через инверторы ЛЫ - к входам В ЛС2. Устройство работает в соответствии с ниже приведенным алгоритмом. Функцию, заданную N значени ми с равномерным шагом на пространственном интервале, можно аппроксимировать сис темой п дискретных базисных.функций заданных на этом интервале: f С, Чт ч- С 2 % + ... + С i Ч + t ... + С,, ,(1) где Cj - коэффициенты аппроксимации определенные по формуле (2 система ортогональных диск ретных базисных функций; -1,2, .... п; -число базисных функций. Задача аппроксимации состоит : в отыскании коэффициентов: Cj х, х fi (2) + X V (N) где С { - искомый коэффициент разложени  по i-й базисной функции; f.(j)- значение i-й базисной функции в j - точке ин .тервала; значение аппроксимируемой функции в j-точке интервала , т.е. j - входна  величина; ,2,..., N, N - число входных величин . Дл  по снени  работы системы достаточно рассмотреть ее функционирование дл  получени  кода значени , например, С по ортогональной системе функций Уолша. Предварительно заметим , что в ПБП по i-му.адресу запи саны значени  всех i функций Уолша последовательно в точках j ,2, ..., N ). Например, дл  восьми функ ций Уолша таблица прошивки 1ТБ11 выгл дит следующим образом: На каждом такте уравновешивани , сли при этом не сработал ни один омпаратор, содержимое на вьгходе ПБП не мен етс , если произошло срабатыание , например, четвертого компаратора то по четвертому адресу на выхоах ПБП выставл ютс  коды значений восьми функций Уолша в четвертой точке . Уровень логической единицы говорит о том, что фнукци  Уолша в данной точке равна - 1, а логического нул  +1. При этом в блоке пам ти запишетс  код значени  Х , в каждьш сумматор со своим знаком, соответствующим функци м Уолша в точке j 4. Описанный процесс продолжаетс  до тех пор, пока не срабатывают все компараторы и на последнем такте уровновешивани  в блоках пам ти устанавливаютс  все п кодов коэффициентов Ci. Уменьшение объема выходной информации зависит от отношени  количества коэффициентов, необходимых дл  аппроксимации пространственной функции с заданной погрешностью (п) к числу входйых величин (N). Степень сжати , исходной информации зависит от вида входной функции, типа базисных функций , требуемой погрешности устройства. Отношение во многих случа х может быть значительным. Предлагаемое устройство значительно прош;е прототипа и позвол ет осуществл ть измерение значений совокупности входных величин, а также сжатие информации, при этом общее быстродействие устройства практически не снижаетс  , поскольку вновь введенные узлы представл ют собой цифровые блоки с более высоким быстродействием.
ф1/г. 1

Claims (1)

  1. УСТРОЙСТВО ДЛЯ СЖАТИЯ ИНФОРМАЦИИ, содержащее компараторы, первые входы которых подключены к соответствующим входам устройства, выходы - к соответствующим входам элемента ИЛИ, генератор импульсов, выход которого подключен к входу счетчика, выход которого подключен к входу цифро-аналогового преобразователя, выход которого подключен к объединенные вторые входам компараторов, отличающееся тем, что, с целью упрощения устройства, в него введены блоки памяти и блок постоянной памяти, адресные входы которого подключены к выходам соответствующих компараторов, выходы блока постоянной памяти подключены к знаковым входам соответствующих блоков памяти, управляющие входы которых объединены и подключены к вы· ходу элемента ИЛИ, информационные входы блоков памяти объединены и подключены к выходу счетчика.
    SU .,..1091209
SU833532874A 1983-01-03 1983-01-03 Устройство дл сжати информации SU1091209A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833532874A SU1091209A1 (ru) 1983-01-03 1983-01-03 Устройство дл сжати информации

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833532874A SU1091209A1 (ru) 1983-01-03 1983-01-03 Устройство дл сжати информации

Publications (1)

Publication Number Publication Date
SU1091209A1 true SU1091209A1 (ru) 1984-05-07

Family

ID=21042944

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833532874A SU1091209A1 (ru) 1983-01-03 1983-01-03 Устройство дл сжати информации

Country Status (1)

Country Link
SU (1) SU1091209A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Носков Ю.В. Аппроксимирующее измерительное устройство. Межвузовский сборник научных трудов. Вып. 1. Контрольно-измерительные системы. Новосибирск, 1976. 2. Авторское свидетельство СССР по за вке 3404368/18-21 , кл. Н 03 К 13/20, 1982 (прототип ). *

Similar Documents

Publication Publication Date Title
US5155823A (en) Address generating unit
US4001565A (en) Digital interpolator
SU1091209A1 (ru) Устройство дл сжати информации
JPH0219021A (ja) ディジタルパルス幅変調回路
SU1529451A1 (ru) Делитель частоты следовани импульсов с дробным коэффициентом делени
SU1401589A1 (ru) Преобразователь код-временной интервал
RU2013001C1 (ru) Преобразователь код-напряжение
SU1092483A1 (ru) Функциональный генератор
SU1413626A1 (ru) Устройство дл вычислени функций двух аргументов
SU1185563A1 (ru) Генератор синусоидальных сигналов качающейс частоты
SU1288726A2 (ru) Устройство дл восстановлени непрерывных функций по дискретным отсчетам
SU1506525A1 (ru) Генератор случайного процесса
SU1485252A1 (ru) Устройство для обнаружения ошибок в дискретной последовательности
SU1388861A1 (ru) Устройство дл расширени диапазона в системе остаточных классов
SU1545213A1 (ru) Устройство дл реализации булевых функций
SU1171784A1 (ru) Умножитель
SU1216823A1 (ru) Управл емый генератор частоты
SU1608689A1 (ru) Систолический процессор дл вычислени полиномиальных функций
SU1170456A1 (ru) Устройство программного управлени
SU1691959A1 (ru) Управл емый делитель частоты с дробным коэффициентом делени
SU1026302A1 (ru) Мультиплицированна измерительна система
SU1670789A1 (ru) Делитель частоты следовани импульсов с дробным коэффициентом делени
SU955051A1 (ru) Интегро-дифференциальный вычислитель
SU1319268A1 (ru) Коммутатор с заданием пор дка коммутации
SU1238233A1 (ru) Управл емый делитель частоты