SU1691959A1 - Управл емый делитель частоты с дробным коэффициентом делени - Google Patents
Управл емый делитель частоты с дробным коэффициентом делени Download PDFInfo
- Publication number
- SU1691959A1 SU1691959A1 SU894750915A SU4750915A SU1691959A1 SU 1691959 A1 SU1691959 A1 SU 1691959A1 SU 894750915 A SU894750915 A SU 894750915A SU 4750915 A SU4750915 A SU 4750915A SU 1691959 A1 SU1691959 A1 SU 1691959A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- bus
- adder
- storage register
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Изобретение относитс к импульсной технике и может быть использовано при контроле положений движущихс объектов , в системах управлени перемещением объектов. Цель изобретени - расширение диапазона входных частот в сторону их повышени при одновременном упрощении - достигаетс введением триггера 9 и элемента 8 задержки. Делитель также содержит первый и второй сумматоры 1 и 2, первую и вторую кодовые шины 3 и 4, первый и второй регистры 5 и 6 хранени , входную шину 7, инвертор 10, элемент И 11 1 ил
Description
Изобретение относитс к импульсной технике и может быть использовано при контроле положений движущихс объектов, в системах управлени перемещением объектов .
Цель изобретени - расширение диапазона входных частот в сторону их повышени при одновременном упрощении.
На чертеже представлена электрическа структурна схема управл емого делител частоты с дробным коэффициентом делени .
Делитель содержит первый и второй сумматоры 1 и 2, первые входы которых соединены соответственно с первой и второй кодовыми шинами 3 и 4, второй вход первого сумматора 1 соединен с выходами первого л второго регистров 5 и 6 хранени (с третьим состо нием выходов), тактовые входы которых соединены со входной шиной 7, со входом элемента 8 задержки и с тактовым
входом триггера 9, выход которого соединен через инвертор 10 со входом разрешени чтени первого регистра 5 хранени и непосредственно со входом разрешени чтени второго регистра 6 хранени и с первым входом элемента И 11. выход которого соединен с выходной шиной 12, второй вход - с выходом элемента 8 задержки, информационный вход первого регистра 5 хранени соединен с выходом суммы первого сумматора 1 и со вторым входом второго сумматора 2, выходы суммы и переноса которого соединены с информационными входами соответственно второго регистра 6 хранени и триггера 9.
Управл емый делитель частоты с дробным коэффициентом делени работает следующим образом.
Пусть в исходном состо нии регистры 5 и 6 содержат нулевые коды, триггер 9 находитс в нулевом состо нии. Тогда выходы
сл
с
о ю
ю сл
ю
регистра 6 находитс в третьем (отключенном ) состо нии, а выходы регистра 5 подключены к Biopowy входу сумматора 1, на выходе которого присутствует код N, имеющийс на шипэ 3 На выходе сумматора 2 присутствует сумма кодов N-Z, поступающих с выхода сумматора 2 и с шины 4.
Очередные положительным фронтом импульса на шине 7 в регистры 5,6 запишутс выходные оды сумматоров 1, 2 соответственно . После чего выходной код сумматора 1 станет равным 2 N, а сумматора 2 - равные. 2 J-2 Пор воздействием каждого последующего положительного фронта чмлульс на V на выходе сумматоров 1, 2 кодь1 буг1,-1 увеличиватьс величину N до rex поо гюча сумма на выходе сумма- sopa 2 будет огры- тельной.
При по влении на выходе сумматора 2 неотрицательного кода Д, численно равного остатку от Z на N, на выходе переноса сумматора 2 возникает сигнал логической единицы, вызывающий установку в единичное состо ние триггера 9 положительным фронтом импульса с шины 7, который через элемент 8 и элемент 11 поступает па шину 12, Единичное состо ние триггера S вызывает перевод в третье состо ние выводом регистр и и подключение к второму лходу cyN.vij; от ьмходом регистра б, содержаще о з TV йрекк код А. Вышеопи- .-orii-ый дг1- л с-бсты устройства повтор ете у во п агони на выходе сумматора 2 вновь неотрицательного кода, при- ,е и в |,Э.ДОЕ i очередно цикле учитываетс оссаго:с о1 целени Z на N предыдущего цикла, так как на первом шаге цикла в регистры 5, G переписываютс коды N+ Ли J-t-A-Z соответственно.
Таким образом, на шине 12 формиру с последовательность импульсов, нерасно- мериость следовани которых не превышает периода следовани импульса ьз шине 7, У зстота fBbtx определ етс соот- ,-ошением
. . N .г
где fax - частота импульсов на шине 7.
Емкость сумматоров 1 и 2 необходимо брать не менее /2N+Z/, что исключает потерю информации.
Элемент 8 необходим дл предотвращени возникновени паразитного импульса на шине 12 из-за конечного времени переключени триггера 9 в нулевое состо ние. Смену управл ющих кодов N и Z на шинах 3, 4 необходимо синхронизировать с положительным фронтом импульсов на шине 7.
Claims (1)
- Формула изобретени Управл емый делитель частоты с дробным коэффициентом делени , содержащий первый сумматор, первый вход которого соединен с первой кодовой шиной, выход суммы - с информационным входом первого регистра хранени , выход которого и тактовый вход соединены соответственно с выходом и с тактовым входом второго регистра хранени , вход разрешени чтени которого соединен через инвертор со входом разрешени -чтени первого регистра хранении непосредственно с первым входом элемента И, выход которого соединен с выходной шиной, входную шину и второй сумматор, первый вход и выход суммы которого соединены соответственно со второйкодовой шиной и с информационным входом второго регистра хранени , отличающийс тем, что, с целью расширени диапазона входных частот в сторону их повышени при одновременном упрощении, внего введен триггер и элемент задержки, выход которого соединен со вторым входом элемента И, первый вход которого соединен с выходом триггера, информационный вход которого соединен с выходом переноса второго сумматора, второй вход которого соединен с выходом первого сумматора, второй вход которого соединен с выходом первого регистра хранени , тактовый вход которого соединен со входов элемента задержки , с тактовым входом триггера и со входной шиной.гаыхZах
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894750915A SU1691959A1 (ru) | 1989-10-17 | 1989-10-17 | Управл емый делитель частоты с дробным коэффициентом делени |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894750915A SU1691959A1 (ru) | 1989-10-17 | 1989-10-17 | Управл емый делитель частоты с дробным коэффициентом делени |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1691959A1 true SU1691959A1 (ru) | 1991-11-15 |
Family
ID=21475435
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU894750915A SU1691959A1 (ru) | 1989-10-17 | 1989-10-17 | Управл емый делитель частоты с дробным коэффициентом делени |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1691959A1 (ru) |
-
1989
- 1989-10-17 SU SU894750915A patent/SU1691959A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР Ms 1307586, кл. Н 03 К 23/66, 1985. Авторское свидетельство СССР Ns 1274154,кл. Н 03 К 23/66, 1984. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1691959A1 (ru) | Управл емый делитель частоты с дробным коэффициентом делени | |
SU1358063A1 (ru) | Цифровой фазочастотный компаратор | |
SU1509886A1 (ru) | Устройство умножени частоты | |
SU1279058A2 (ru) | Умножитель частоты следовани импульсов | |
JPH0370314A (ja) | クロック断検出回路 | |
RU2074512C1 (ru) | Формирователь импульсной последовательности | |
SU1406748A1 (ru) | Дискретное фазосдвигающее устройство | |
SU1457160A1 (ru) | Управл емый делитель частоты | |
SU1238233A1 (ru) | Управл емый делитель частоты | |
SU1688382A1 (ru) | Частотно-фазовый компаратор | |
SU1177907A1 (ru) | Делитель частоты следовани импульсов | |
SU1734199A1 (ru) | Устройство синхронизации импульсов | |
SU1411952A1 (ru) | Умножитель частоты следовани импульсов | |
SU1723659A1 (ru) | Умножитель частоты следовани импульсов | |
SU1629989A1 (ru) | Делитель частоты | |
SU1529429A1 (ru) | Устройство дл защиты от дребезга контактов | |
SU1288928A1 (ru) | Устройство дл передачи фазоманипулированного сигнала | |
SU1615890A1 (ru) | Преобразователь пр мого кода в относительный | |
SU1367153A1 (ru) | Делитель частоты с дробным коэффициентом делени | |
SU1737727A1 (ru) | Управл емый делитель частоты с дробным коэффициентом делени | |
RU1824592C (ru) | Устройство дл измерени частоты и периода | |
SU555543A1 (ru) | Фазоимпульсный реверсивный счетчик | |
SU1269255A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
SU1429316A1 (ru) | Умножитель частоты следовани импульсов | |
SU1187169A1 (ru) | Устройство дл контрол шин синхронизации |