11 изобретение относитс к запоми1шк щим устройствам и может быть использовано в системах приема и передачи дис кретной информации. Известно буферное запоминающее устрьйство (БЗУ), содержащее накопитель, блоки формировани адресов записи и считывани , схему сравнени адресов записи и считывани , элементы И и ИЛИ в котором индикаци зан тости осуществл етс путем сравнени адресов записи и считывани l . Недостатком этого БЗУ вл етс прекращение записи новой информации при заполнении наколител . Наиболее близким по технической сущности к изобретению вл етс буферное запоминающее устройство, содержащее накопитель, счетчик записи, счетчик сч тывани , схемь сравнени , элементы И и ИЛИ, триггеры и дешифрато{И)1. После заполнени накопитегш (достижени счетчиком записи максимального значени ), формируетс сигнал переполнени .И запись вновь поступающей информации прекращаетс . Потери адреса записи .при неравномерном поступлении сигналов . записи и считывани не происходит 2, Недостатком такого устройства вл етс потер новой, наиболее важной информации при ее непрерывном дальнейшем поступлении. Целью изобретени вл етс расширение области применени за счет запоминани информации, поступающей после переполнени накопител . Поставлейна цель достигаетс тем, что в буферном запоминающем устройстве содержащем Накопитель, информационные входы и вы ходы которого вл ютс соответственно информационными входами и выходами устройства, первый и второй адресные входы накопител подключены к выходам соответственно первого и второго дешифраторов, первые входы первого и второго дешифраторов вл ютс соответственно первым и вторым управл ющими входами устройства, второй вход первого дешифратора подключен к первому выходу первого счетчика, второй вход второго подключен к первому выходу второгчэ счетчика, вторые выходы первого и второго счетчиков подклк чены к входам блока сравнени , тактовый вход первого счетчика подключен к перво му входу первого дешифратора, триггеры, элементы И, элементы ИЛИ, элемент ИНЕ и элемент НЕ, тактовый вход второго счетчика подключен к выходу первого эле 15 мента ИЛИ, первый вход которого подключен к выходу первого элемента И, второй и третий входы первого элемента ИЛИ подключены к выходам соответственно второго и третьего элементов И, входы которых подключены к первому входу второго элемента ИЛИ и к первому входу второго дешифратора, второй вход второго элемента И подключен к выходу элемента НЕ, вход которого подключен к выходу блока сравнени , к первому входу четвертого элемента И и к первому входу первого элемента И, второй вход которого подключен к выходу первоготриггера и -к второму входу третьего элемента И, третий вход первого элемента И подключен к тактовым входам nej вого и третьего триггеров, /к сбросовому входу второго триггера и к тактовому входу первого счетчика, второй вход второго элемента ИЛИ вл етс третьим управл ющим входом устройства и подключен к установочному входу второго триггера , к сбросовым входам первого и второго счетчиков, выход второго элемента ИЛИ подключен к сбросовому входу первого триггера, выход третьего триггера вл етс управл ющим выходом устройства . На чертеже, приведена структурна схема предл,агаемого устройства. Устройство содержит инфо|ыационный вход 1 накопител 2, информационный вход 3 устройства, управл ющие входы 4 и 5 накопител 2, дешифраторы 6 и 7, входы 8 и 9 дешифратора б, управтмющий вход 1.0, счетчик 11, триггеры 12-14, вход 15 элемента И 16, выход 17 счетчика 11, блок 18 сравнени , вход 19 блока 18 сравнени , счетчик 2О, выход 21 счетчика 20, вход 22 дешифратора 7, управл ющий вход 23, элемент ИЛИ 24, вход 25 элемента И 26, вход 27 элемента И 28, выход первого триггера 12, подключенный к входу 28 элемента И 16,, вход 30 элемента И 28, вход 31 элемента И 16,- вход 32 элемента И-НЕ 33, элемент НЕ 34, вход 35 элемента И 26, вход 36 элемента И 33, управл ющий выход 37, выходы 38-40 элементов И, элемент ИЛИ 4-1, вход 42 элемента ИЛИ 24 и управл ющий вход 43 устройства. Работа устройства происходит следукущим образом. В исходный момент после воздействи сигнала начальной установки (НУ), поступйкшего на вход 43, триггеры 12 и 14, счетчики 11 и 20 наход тс в нуле31 BOM, a триггер 13 - в единичном состо НИИ. При одинаковых состо ни х счетчиков 11. и 20 на выходе бпока 18 сравнени устанавливаетс высокий потенциал. Сигнал, поступающий с выхода блока 18 сравнени через элемент НЕ 34 на вход 35 элемента И 26, запрещает прохождение импульсов считывани через элемент И 26 и далее через элемент ИЛИ 41 на тактовый вход счетчика 20, определ ющего адрес считывани , до npit ,хода первого импульса, записи. Сигнал с выхода- триггера 12, поступающий на вход ЗО элемента И 28, также запрещает прохождение импульса считывани на вход счетчика 20 до прихода сигна1ла записи. После первого тлпупьса записи состо ние счетчика 11 измен етс , и на выходе блока 18 сравнени формируетс низкий потенциал, инверсное значение котррого разрешает прохождение сигнала считывани через элемент И 26, элемент ИЛИ 41 на тактовый вход счетчи-f ка 2О. По первому импульсу записи триггер 1 12 устанавливаетс в; единичнре состо - ние, триггер 13 устанавливаетс в нулевое состо ние, разреша тем самым работу триггера 14, по концу импульсов записи на выходе триггера 14 формируетс сигнал наличи информации. Сигнал считывани , поступающий на вход 23, измен ет состо ние триггеров 12 и 13 и счетчика 2О считывани . На вход счетчика 20 сигнал считывани п ступает через элемент И 26 и элемент ИЛИ 41. Триггер 12 устанавливаетс в нулевое состо ние по началу сигнала считывани , а триггер 13 в единичное состо ние по концу импульса считывани . С выхода элемента И-НЕ 33 нулевой уровень поступает на сбросовый вход триггера 14, и триггер 14 устанавливаетс в нулевое состо ние. Таким образом, формирование сигнала заканчиваетс до прихода следую1цего импульса записи. При цоочередном поступлении импупьгсов записи и считывани происходит посто нное пошаговое продвижение счетчшш 11 адреса записи и счетчика 2О адреса считывани ., С выхода счетчика 11 импульсы г i поступают на вход 9 дешифратора 6. С выхода дешифратора сигналы поступают на адресный вход 4 накопител 2. С выхода счетчика 20 импульсы считывани 5154 поступают Hai вход дешифратора 7, . с выхода которого сигналы дагаьшв поступают на адресный вход 5 накоп тел 2. Таким образом, осуществл етс запись и считывание информации в накопитель . Если после первого импульса записи до полного заполнени накопител 2 не поступает ни одного импульса считывани на вход 23, то после записи последнего бита информации счетчик 11 устанавливаетс в исходное, одинаковое со счетчиком 2О, состо ние. Выход триггера 12 находитс при этом в единичном состо НИИ , и на бход 29 элемента И 16 посту пае т разрешающий высЪкий потенциал. После того, как состо ни счетчиков 11 и 2О станут одинаковыми, с выхода блока сравнени 18 на вход 31 элемента И 16 поступает единичный сигнал, и следуюший импульс записи, поступающий с входа 1О на вход 15 элемента И 16, проходит через элемент ИЛИ 41 на тактовый вход счетчика 20 и подвигает его на один шаг. Таким образом, в этом случае (от-. сутстви сигналов считывани ) осуществл етс пошаговое подт гивание счетчика 20 за счетчиком 11 сигналами . Запись вновь поступающей информации происходит на место наиболее старой информации. Если, в общем случае, пооле некоторого импульса записи сигналы считывани перестают поступать, го заполнение накопител происходит до тех пор, пока состо ни счетчиков 11 и 20 не станут одинаковыми. При одинаковом состо нии счетчиков 11 и 20 с выхода блока 18 сравнени вход 31 элемента И 16 поступает высокий потенциал, разрешающий прохож- дение следующего импульса записи на вход счетчика 2О и продвижение его на один шаг. Таким образом, при неравномерном- поступлении сигналов считывани не происходит потерт нювой информации при заполнении накопител , а возобновление считывани всегда начинаетс с наиболее старой информации, так как при подт гивании состо ни счетчшса 2О вслед за счетчиком 11 потер адреса записи и считывани не происходит . Отсутствие остановки счетчика зашан си при достижении им максимального значени и введение управлени продвиженивм счетчика 20 сигналами записи позвол ет записывать любой необход1ь мый объем информации в накопитель.
, при запопйвйии его происходит постёпёкка пошагова замена ваибопее старой информации новой, ьвовь поступающей без потери адресов записи и считывани .
Указаииа особенность построени БЗУ расшир ет область применени уст1 3
ройства, позвол ет вести работу с непре рывно поступающим noTOKc vi данаы.х без потери ВОВОЙ, наиболее важной информации. Использование данногч} ЗУ дает возмож- , ность осуществл ть прием и ил дач у инфopvfaции от нескольких тнпов AFIJEIi ра6ота1ощих асинхронно. 1Л