SU1027724A1 - Генератор случайных событий - Google Patents

Abstract

.ГЕНЕРАТОР СЛУЧАЙНЫХ СОБЫТИЙ, содержащий сумматор, генератор тактовых импульсов, выход которого соединен со считывающим входом блока пам ти , первый выход которогосоединен с первым входом умножител , второй вход KOToiJoro подключен к выходу генератора равномерно распределенных случайных чисел, a выход умножител  соединен через регистр пам ти с первым входом блока сравнени , второй вход которого подключен к второму выходу блока пам ти, отличающийс  тем что, с целью повышени  быстродействи , он содержит коммутатор , группу элементов И и регистр адреса, выход которого соединен с адресным входом блока пам ти и с первым входом сумматора, выход которого  вл етс  выходом генератора , выход генератора тактовых импульсов соединен с входом коммутатора, г-и (i 1,п) выход коммутатора соединен с первым установочным входом i-ro разр да регистра адреса, j-й (jc2,n+1) выход коммутатора соединен с первым входом Г-го элемента И группы , первый выход блока сравнени  соединен с вторыми выходами -х (, п-1) элементов И группы, выход f-го элемента И группы соединен с вторым установочным входом Е-го разр да реW гистра адреса, второй выход блока сравнени  соединен с вторым входом п-го (п - число разр дов регистра адреса) элемента И группы, выход которого соединен с установочным вхо дом регистра адреса, с входом генератора равномерно распределенных слуto Ni чайных чисел и с вторым входом сумматора . ю 4ii

Description

Изобретение относитс  к вычислительной технике; в частности дл  реа лизации на ЭВМ метода Монте-Карло, а так}; е дл  статистического моделировани  сложных систем, решени  задач надежности и т.д. Генерируемые устройством случайные числа интерпретируютс  как случайные событи , которые могут по в;Л тьс  с соответствующими веро тноет ми в моделируемой сложной системе Известен генератор слуиайиых чисел , содержащий первичный источник равномерно распределенных случайных чисел, генератор тактовых им.пульсов блок сравнени , блок пам ти, счет- .ик Cl Недостатком известного генератора  вл етс  то, что он не позвол ет моделировать задачи теории надежности Наиболее близким техническим решением к предлагаемому  вл етс  генератор случайных чисел, содержащий генератор тактовых импульсов, первич ный источник равномерно распределен . ных случайных чисел, блок пам ти, блок сравнени , счетчик, умножитель регистр пам ти и сумматор 21. Недостатком известного генератора  вл етс  его низкое быстродействие. Цсэль изобретени  - повышение быст родействи  генератора путем уменьшени  среднего числа циклов сравнени  при формировании случайных событий. Поставленна  цель достигаетс  тем что в генератор случайных событий, содержащий сумматор, генератор тактовых импульсов, выход которого соединен со считывающим входом блока па м ти, первый выход которого соединен с первым входом умножител , второй вход которого подключен к выходу генератора равномерно распределенных случайных чисел, а выход умножител  соединен через .регистр пам ти с первым входом блока сравнени , второй вход которого подключен к второму выходу блока пам ти, введены коммутатор , группа элементов И и регистр адреса, выход которого соединен с адресным входом блока пам ти и с пер вым входом сумматора, выход которого  вл етс  выходом генератора, выход генератора тактовых импульсов соединен с входом коммутатора, i-и (,n выход коммутатора соединен с первым установочным входом i-ro разр да регистра адреса, j-и (jr2,n+1) выход коммутатора соединен с первым входом i-ro элемента И группы, первый выход блока сравнени  соединен с вторыми выходами С-X (С-1,п-1) элементов И группы, выход р-го элемента И группы соединен с вторым установочным входом -го разр да регистра адреса, второй выход блока сравнени  соединен с вторым входом п-го (п - число разр дов регистра адреса) элемента И группы, выход которого соединен с установочным входом регистра адреса, с входом генератора равномерно распределенных случайных чисел и с вторым входом сумматора . На чертеже приведена блок-схема генератора. Блок-схема генератора содержит генератор 1 тактовых импульсов,.генератор 2 равномерно распределенных случайных чисел, блок 3 пам ти, блок k сравнени , регистр 5 адреса, имеющий п разр дов S,S 2 житель 6, регистр 7 пам ти, сумматор 8, коммутатор 9 и группу 10 элементов 10,102Ю.И. Генератор работает следующим образом . В блок 3 пам ти занос тс  заранее расчитанные значени  S|(t), представл ющие собой, например, суммы значений веро тностей отказов элементов К ксистемы ) 0-(t полна  сумма D. Работа генератора тактируетс  генеТЗатором тактовых импульсов. Все устройство запускаетс , подачей импульса в цепь выхода п-го элемента И группы 10. При этом запускаетс  генератор 2, устанавли ваетс  в нуль регистр 5 адреса и по второму выходу блока 3 пам ти на второй вход умножител  6 поступает значение суммы J. С выхода умнонител  6 через регистр 7 пам ти на первый вход блока сравнени  поступает случайное число En, равномерно распределённое в интервале 0,...,, равное произведению значени  Э из блока 3 пам ти и числа «, равномерно распределенного в интервале О,...,1, .поступающего с выхода источника 2. Тактовые импульсы генератора 1 поступают на первый вход блока 3 пам ти и на вход коммутатора 9 где первый импульс поступает на его первый выход, второй - на второй выход и т.д. до (п+1)-го выхода. Импульс с первого выхода генератора 9 записывает единицу в первый ( старший) разр д регистра 5 адреса. На выходе этого регистра сформирован код числа k « 2 , сротретствующий текущему адресу, по которому содержимое Ц-й  чейки блока 3 пам ти SK с первого его выхода поступает на второй вход блока дл  сравнени гС числом €« . Если S р на первом выходе блока 4 сравнеАи  по вл етс  потенциал напр жени , ее ли Sj €.t потенциал по вл етс  на втором выходе. Импульс с второго выхода коммутатора 9 записывает единицу во второй разр д регистра 5 адреса и одновременно поступает на второй вход перво го элемента И.г|зуппы 10.Если на перво входе этой схемы присутствует потенци ал с первого выхода блока сравнени  то этот импульс поступит на второй вход первого старшего разр да регистра 5 адреса и сбросит его в .нуль. В противном случае единица р этом разр де сохранитс . Таким образом , на регистре 5 адреса будет установлен второго текущего адреса К , по которому содержимое Кл-й  чейки блока 3 пам ти будет подано в блок k сравнени  и т.д. После п-го такта на регистре 5 адреса будет установлен код текущего адреса К,. Этот же код будет установлен и на разр дах сумматора. В последнем ( такте импульс с {п+1)-го выхода коммутатора 9 поступает на первый вход п-го элемента И группы ТО и, если на втором ее входе присутствует потенциал с второго выхода блока (в случае, когда Sy, ), этот импульс проходит на второй вход сумматора 8 и к коду К добавл етс  единица. 6 противном случае (Sf,€g) код в сумматоре 8 ,остаетс  без изменени . Таким образом, после (n-fl)-ro такта в сумматоре 8 будет установлен код промоделированного по описанному алгоритму числа событий, например, номера отказавшего элемента в некоторой системе, состо щей из N элементов , Далее процесс формировани  указанных событий повтор етс .

Л/

fOr

Щ

i-il

/i

/A

/7

Claims (1)

1. ГЕНЕРАТОР СЛУЧАЙНЫХ СОБЫТИЙ, содержащий сумматор, генератор тактовых импульсов, выход которого соединен со считывающим входом блока памяти , первый выход которого‘соединен с первым входом умножителя, второй вход которого подключен к выходу генератора равномерно распределенных случайных чисел, а выход умножителя соединен через регистр памяти с первым входом блока сравнения, второй вход которого подключен к второму выходу блока памяти, отличающийся тем, что, с целью повышения быстродействия, он содержит ком- мутатор, группу элементов Ии регистр адреса, выход которого соединен с адресным входом блока памяти и с первым входом сумматора, выход которого является выходом генератора, выход генератора тактовых импульсов соединен с входом коммутатора, ί-й (i »1 ,п) выход коммутатора соединен с первым установочным входом i-ro разряда регистра адреса, j-й (j=2,n+1) выход коммутатора соединен с первым входом i-го элемента И группы, первый выход блока сравнения соединен с вторыми выходами ?-х (β-1, п-1) элементов И группы, выход ?-го элемента И группы соединен с вторым а установочным входом €-го разряда регистра адреса, второй выход блока сравнения соединен с вторым входом п-го (п - число разрядов регистра адреса) элемента И группы, выход которого соединен с установочным входом регистра адреса, с входом генератора равномерно распределенных случайных чисел и с вторым входом сумматора.

   SU ,..,1027724