ИЛИ, вторые входы которых подключены к соответствущим выходам четвертого переключател , второй вход которого соединен с выходом первого счетчика и с входом второго дешифратора, выходы которого подключены к вторым входам п того и шестого переключателей соответственно , выходы п того переключател соединены с вторыми, а выходы шестога переключател - с третьимиOR, the second inputs of which are connected to the corresponding outputs of the fourth switch, the second input of which is connected to the output of the first counter and to the input of the second decoder, the outputs of which are connected to the second inputs of the fifth and sixth switches, respectively, the outputs of the fifth switch are connected to the second, and the outputs of the sixth the switch - with the third
входами второго и третьего блоков оперативной пам ти соответственно, выходы первого и второго элементов ИЛИ :подключены соответственно к четвертым входам второго и третьего блоков оперативной пам ти, выход второго переключател соединен с вторым входом первого блока сравнени , а его вхо-:. ды-с выходами второго и третьего блоков оперативной пам ти соответственно.inputs of the second and third blocks of RAM, respectively, the outputs of the first and second elements OR: connected to the fourth inputs of the second and third blocks of RAM, respectively, the output of the second switch is connected to the second input of the first comparison unit, and its input :. dy-with the outputs of the second and third blocks of RAM, respectively.
Изобретение относитс к автоматй .ке и контрольно-измерительной технике и может бь1ть применено при диагностике систем управлени и в том числе систем, включающих как дискрет ные, так и аналоговые элементы. Известно устройство дл диагности ровани систем управлени , содержащее блоки управлени , индикации, сче чик, блоки коммутации, блоки эталоно объекта диагностирова1ни и сравнени til . Недостатком данного устройства вл етс ограниченна область применени - дл диагностировани только дискретных блоков. Наиболее близким по технической сущности к избретению вл етс устройство дл диагностировани систем управлени , содержащее блок вводач данных, соединенный с блоком управлени и .через первый и второй регистры - с входами коммутатора, блок контрол контактов, подключенный к вход: блока ввода данных и блоку индикаций , и блок эталонов (пам ти эталонных состо ний)I выход которого через компаратор подключен к первому входу блока сравнени , второй вход которого соединен с первым регистром , выходы блока управлени подключены к соответствующим входам первог и второго регистров, блока контрол контактов, коммутатора, блока сравне ни , компаратора, блока индикации и счетчика 12 Недостатками известного устройств вл ютс ограниченные быстродействие и область применени из-за непригоднести дл диагностировами объектов. включающих как дискретные, так и аналоговые элементы и блоки. Целью изобретени вл етс повышение быстродействи и расширение области применени устройства за счет диагностировани дискретных и аналоговых объектов. 5 казанна цель достигаетс тем, что в устройство дл диагностировани систем управлени , содержащее последовательно соединенные первый генератор импульсов, .первый счетчик и пер вый дешифратор, вход которого подключен к первым входам первого и второго блоков полупосто нной пам ти, выход к входу первого генератора импульсов, к вторым входам первого и второго блоков полупосто нной пам ти и к пер1вым входам первого и второго блоков коммутации, другой выход первого ге:нератора и(пульсов через последовательно соединенные второй счетчик, блок ключей и регистр подключен к первому входу первого блока оперативной пам ти, другой вход блока ключей соединен с входом первого счетчика, второй дешифратор, выход второго генератора импульсов подключен к второму входу второго блока коммутации, выход которого через третий счетчик соединен с первыми входами третьего и четвертого блоков полупосто нной пам ти/ с вторым входом первого блока коммутации и с входом третьего Дешифратора, выход которого подключен к вторым входам первого блока оперативной пам ти и третьего блока полупосто нной пам ти, к входу второго генератора.импульсов, выход второго блока полупосто нной пам ти соединён с первым входом первого блока 310 сравнени , выход которого подключен к т(етьему входу niepeoro блока полуПОСТрйнной пам ти и через четвертый счетчик - к третьему входу первого блока коммутации, выход которого соединен с четвертым йходом первого блока оперативной пам ти, выход последнего подключен к первому входу второго блока сравнени , второй вход которого соединен с выходом третьего блока полупосто нной пам ти, а выход - свторым входом четвертого блока полупосто нной пам ти, выход которого подключен к входу блока индикаци выход первого блока полу посто нной пам ти соединён через шифратор с выходом устройства, введены аналогоцифровой преобразователь, шесть переключателей , второй и третий блоки оперативной пам ти и першлй и второй элементы ИЛИ, вход первого счетчика соединен с первыми входами всех переключателей , вход устройства через аналого-цифровой преобразователь подключен к второму входу первого переключател , выходы которого соединены с первые входами второго и третьего блоков оперативной пам ти соответственно , выход блока ключей соединен с вторым входом третьего переключател , выходы которого соответственно подключены к первым входам первого и второг эле1чентов ИЛИ, вторые входы которых подключены к соответствующим выходам четвертого переключател , второй вход которого соединен с выходом первого счетчика и с входом второго дешифратора выходы которого подключены к вторым входам п того и шестого переключателей соответственно, выходы п того переключател соединены с вторым а шестого переключател - с третьй 1 входами второго и третьего блоков оперативной пам ти соответственно , выходы первого и второго элеме тов ИЛИ соответственно подключены к Четвертым входам второго и третьего блоков оперативной пам ти, выход второго переключател соединен с вторым входом первого блока сравнени , а его входы - с выходами второго и третьего блоков оперативной пам ти соответственно . На чертеже приведена схема устройства . Устройство содержит первый генератор 1 импульсов, первый 2 и второй 3 счетчики, блок 4 ключей, регистр 5, 84 ервый блок 6 оперативной пам ти, перый 7 и второй 8 блоки полупосто нной ам ти, первый 9 и второй 10 дешифраоры , первый блок 11 коммутации, треий 12 и четвертый 13 счетчики .первый 1А и второй 15 блоки сравнени , третий блок 16 полу посто нной пам ти/ третий дешифратор 17, четвертый блок 18 посто нной пам ти блок 19 индикации , второй генератор 20 импульсов, второй блок 21 коммутации, шифратор 22, диагностирующий блок 23, аналого-цифровой преобразователь 2, первый переключатель 25, второй 26 и третий 27 блоки оперативной пам ти, второй переключатель 218, первый и второй элементы ИЛИ 29 и 30, с третьего по шестой переключатели 31-3. Устройство работает следующим образом . Первый такт генератора 1 импульсов подсчитываетс первым счетчиком 2 и вторым счетчиком 3. Причем первый счетчик 2 срабатывает по переднему фронту такта, а второй счетчик 3 - по заднему фронту. По переднему фронту первого такта открываетс блок ключей Jj и и начальное (нулевое) значение второго счетчика 3 заноситс в 1регйстр 5 Производ тс следующие переключени : выход аналого-цифрового преобразовател 2k подключаетс к первому входу второго блока 2б оперативной пам ти; выход третьего блока 27 оперативной . пам ти подключаетс к второму входу первого блока k сравнени ; выход блока ключей подключаетс к второму входу третьего блока 27 оперативной пам ти; выход первого счетчика 2 подключаетс к второму входу второго блока 26 оперативной пам ти; первый выход второго:дешифратора 10 подключаетс к входу считывани третьего блока 27 оперативнрй пам ти; второй выход второго дешифратора Ю подключаетс к входу записи второго блока 2$ оперативной пам ти. По первому такту первого генератора импульсов первый дешифратор 9 выдает команду на считывание пОЛупостр нной пам ти первого набора полного структурного диагностического теста, который преобразуетс шифратором 22 в прследовательность управл ющих воздействий и подаетс на входы диагностируемого блока 23. Выходна последовательность сигналов диагностируемого блока 23 преобразуетс аналогоцифровым преобразователем Zt к едином цифровому виду и запоминаетс во втором блоке 2б оперативной пам ти. По команде дешифратора 9 производитс считывание нулевых записей из третьего блока 27 оперативной пам ти и из второго блока 8 полупосто нной пам ти и осуществл етс их сравнение первым блоком Н сравнени . Второй такт генератора 1 импульсов подсчитываетс первым счетчиком 2 и вторым счетчиком 3. По переднему фрон i ту второго такта открываетс блок ключей 4 и значение второго счетчика 3 (единица) заноситс в регистр 5. . Производ тс следующие переключени : выход аналого-цифрового преобразовател 2 подключаетс к первому входу третьего блока 27 оперативной пам ти; выход второго блока 2б оперативной пам ти подключаетс к второму входу первого блока Н сравнени ; выход ключевой чейки блока 4 подключаетс к второму входу второго блока 26 oneративной пам ти; выход первого счетчика 2 подключаетс к второму входу третьего блока 27 оперативной Пам ти; первый выход второго дешифратора 10 подключаетс к входу считывани второ го блока 26 оперативной пам ти; второ выход второго дешифратора 10 подключаетс к входу записи третьего блрка 2/Оперативной пам ти. По второму так ту первого генератора 1 импульсов nep вый дешифратор 9 выдает команду на считывание из первого блока 7 полупосто нной пам ти второго набора полного структурного диагностического теста, который преобразуетс шифратором 22В последовательность управл ющих воздействий и подаетс на. входы диагностируемого блока 23. Выходна последовательность сигналов диагности руемого блока 23 преобразуетс зналого-цифровым преобразователем к единому цифровому виду и запоминаетс в третьем блоке 27 оперативной пам ти По команде дешифратора 9 производитс считывание записей выходных последовательностей сигналовхДиагностируемого блока 23, соответствующих подаче на входы последнего первого набора структурного диагностическог о теста, из второго блока 26 оперативной пам ти и второго блока 8 полупосто нной пам ти и осуществл етс их сравнение первым блоком И сравнени . В случае несовпадени этих последовательностей первый блок 14 сравнени выдает команду на вход записи первогр блока 6 оперативной пам ти на запоминание номера набора, хран щегос в регистре 5. После поступлени на вход первого дешифратора 9 такта, номер которого/подечитанный первым счетчиком 2 равен (N+2), где N - количество наборов теста, дешифратор 9 выполн ет следующие операции: выдает команду на вход управлени первого генератора 1 импульсов на его выключение; выдает команду на вход управлени первого блока 11 коммутации на подключение к адресному входу первого блока 6.оперативной пам ти выхода третьего счетчика 12, выдает команду на вход управлени второго блока коммутации на подключение выхода второго генератора 20 импульсов к входу третьего счетчика 12. По первому такту второго генератора 20 импульсов по команде третьего дешифратора 17 производитс считывание номера первого набора отклонени из первого блока оперативной пам ти и первого номера дешифрирующей зависимости из третьего блока 16 полупосто нной пам ти. В случае их несовпадени второй блок 15 сравнени выдает команду на вход считывани четвертого блока 18 полупосто нной пам ти на считывание из 1чего имен неисправных элементов диагностируемого блока 23. Блок 19 индикации осуществл ет индикацию имен отказавших элементов. При поступлении на вход третьего дешифратора 17 такта, номер которого; гюдсчитанный четвертым счетчиком 13, равен (M+l), где И - количество элементов набора дешифрирующей зависимое ти , первый выдает команду на вход управлени второго генератора 20 импульсов на его выключение. Таким образом, предлагаемое устройство позвол ет сократить врем поиска неисправности диагностируемого блока за счет того, что получение выходной последовательности сигналов диагностируемого блока ведетс параллельно с пропуском дешифрации результатов диагностировани . Предлагаемое устройство позвол ет диагностировать-, объекты систем управлени , включающие каналы бинарного, аналогового и гибридного типов, что расшир ет область его применени .The invention relates to automatics and instrumentation engineering and can be applied in the diagnostics of control systems, including systems including both discrete and analog elements. A device for diagnosing control systems is known, comprising control, indication, counter, switching units, blocks of the standard object of diagnostics and comparison til. The disadvantage of this device is the limited scope for diagnosing only discrete blocks. The closest in technical essence to the ejection is a device for diagnosing control systems containing a data entry block connected to a control block and through the first and second registers to switch inputs, a contact control block connected to an input: a data input block and an indication block , and a block of standards (memory of reference states) whose output through a comparator is connected to the first input of the comparison unit, the second input of which is connected to the first register, the outputs of the control unit are connected to the corresponding yuschim inputs pervog and second registers, a control unit of contacts, switch audio comparison unit, the comparator, the display unit 12 and the counter disadvantages of the known devices are limited to the speed and field of application due to neprigodnesti diagnostirovami objects. including both discrete and analog elements and blocks. The aim of the invention is to increase the speed and expansion of the field of application of the device by diagnosing discrete and analog objects. 5, the causal goal is achieved in that a device for diagnosing control systems comprising a first pulse generator connected in series, a first counter and a first decoder, the input of which is connected to the first inputs of the first and second blocks of a semi-permanent memory, is output to the input of the first pulse generator. , to the second inputs of the first and second blocks of semi-permanent memory and to the first inputs of the first and second switching blocks, another output of the first ge: generator and (pulses through the serially connected second counter , the key block and the register are connected to the first input of the first RAM block, another input of the key block is connected to the input of the first counter, the second decoder, the output of the second pulse generator is connected to the second input of the second switching unit, the output of which is through the third counter connected to the first inputs of the third and the fourth block of semi-permanent memory / with the second input of the first switching unit and with the input of the third decoder, the output of which is connected to the second inputs of the first RAM block and the third half-block this memory to the input of the second generator.pulses, the output of the second block of the semi-permanent memory is connected to the first input of the first comparison unit 310, the output of which is connected to t (the network input niepeoro of the semi-empty memory and through the fourth counter to the third input of the first the switching unit, the output of which is connected to the fourth input of the first RAM block, the output of the latter is connected to the first input of the second comparison unit, the second input of which is connected to the output of the third block of the semi-permanent memory, and the output to the second input the house of the fourth block of semi-permanent memory, the output of which is connected to the input of the indication block; the output of the first block of the semi-permanent memory is connected via an encoder to the output of the device; an analog-digital converter, six switches, the second and third blocks of RAM, and the second and second elements OR are entered the input of the first counter is connected to the first inputs of all switches, the input of the device through an analog-to-digital converter is connected to the second input of the first switch, the outputs of which are connected to the first inputs the second and third blocks of RAM, respectively, the output of the key block is connected to the second input of the third switch, the outputs of which are respectively connected to the first inputs of the first and second elements OR, the second inputs of which are connected to the corresponding outputs of the fourth switch, the second input of which is connected to the output of the first counter and with the input of the second decoder whose outputs are connected to the second inputs of the fifth and sixth switches, respectively, the outputs of the fifth switch are connected to the second and w a switch with the third 1 inputs of the second and third RAM blocks, respectively, the outputs of the first and second elements OR, respectively, are connected to the Fourth inputs of the second and third RAM blocks, the output of the second switch is connected to the second input of the first comparison block, and its inputs - with the outputs of the second and third blocks of RAM, respectively. The drawing shows a diagram of the device. The device contains the first generator 1 of pulses, the first 2 and second 3 counters, the 4 key block, the register 5, 84 the first RAM block 6, the first 7 and the second 8 blocks of the semi-permanent am, the first 9 and the second 10 decoders, the first block 11 switching, three 12 and fourth 13 counters. first 1A and second 15 comparison units, third semi permanent memory unit 16 / third decoder 17, fourth permanent memory unit 18, display unit 19, second pulse generator 20, second switching unit 21 , encoder 22, diagnostic unit 23, analog-to-digital converter 2 the first switch 25, the second 26 and the third 27 RAM blocks, the second switch 218, the first and second elements OR 29 and 30, the third to the sixth switches 31-3. The device works as follows. The first clock of the pulse generator 1 is counted by the first counter 2 and the second counter 3. Moreover, the first counter 2 is triggered by the leading edge of the cycle, and the second counter 3 by the trailing edge. On the leading edge of the first cycle, the key block Jj is opened and the initial (zero) value of the second counter 3 is entered into 1 reg. 5 The following switchings are made: the output of the analog-digital converter 2k is connected to the first input of the second block 2b of RAM; the output of the third block 27 operational. the memory is connected to the second input of the first comparison unit k; the output of the key block is connected to the second input of the third memory block 27; the output of the first counter 2 is connected to the second input of the second memory unit 26; the first output of the second: the decoder 10 is connected to the read input of the third memory block 27; The second output of the second decoder, Yu, is connected to the input of the recording of the second block 2 $ of RAM. In the first cycle of the first pulse generator, the first decoder 9 issues a command to read the full memory of the first set of the full structural diagnostic test, which is converted by the encoder 22 into a sequence of control actions and fed to the inputs of the diagnosed unit 23. The output sequence of the signals of the diagnosed unit 23 is converted by an analog digitizer Zt is unified in digital form and is stored in the second RAM block 2b. At the command of the decoder 9, zero entries are read from the third RAM block 27 and from the second half-memory block 8 and compared with the first block H of the comparison. The second clock of the pulse generator 1 is counted by the first counter 2 and the second counter 3. On the leading edge i of that second clock, a block of keys 4 is opened and the value of the second counter 3 (one) is entered into the register 5.. The following switchings are made: the output of the analog-to-digital converter 2 is connected to the first input of the third RAM block 27; the output of the second memory unit 2b is connected to the second input of the first comparison unit H; the output of the key cell of the block 4 is connected to the second input of the second block 26 of the operational memory; the output of the first counter 2 is connected to the second input of the third RAM block 27; the first output of the second decoder 10 is connected to the read input of the second RAM 26; Secondly, the output of the second decoder 10 is connected to the input of the recording of the third note 2 / Random Access Memory. In the second case, the first generator 1 of the pulses, the nep decoder 9, issues a command to read from the first block 7 of the semi-permanent memory of the second set of a complete structural diagnostic test, which is converted by the encoder 22B to a sequence of control actions and fed to. inputs of the diagnosed block 23. The output sequence of the signals of the diagnosed block 23 is converted by the known-digital converter to a single digital form and stored in the third random-access memory unit 27 The decoder 9 command reads the records of the output sequences of the Diagnostic unit 23 signals corresponding to the last set of inputs structural diagnostic test, from the second memory block 26 and the second block 8 of the semi-permanent memory and is carried out their comparison by the first block And compare. In case of a mismatch of these sequences, the first comparison unit 14 issues a command to record the record of the first memory of memory block 6 to store the dialing number stored in register 5. After the first decoder 9 clock arrives at the input, its number / counted by the first counter 2 is (N +2), where N is the number of test sets, the decoder 9 performs the following operations: issues a command to the control input of the first generator 1 of pulses to turn it off; issues a command to the control input of the first switching unit 11 to connect to the address input of the first block 6.operative memory of the output of the third counter 12, issues a command to the control input of the second switching unit to connect the output of the second generator 20 pulses to the input of the third counter 12. On the first clock cycle the second pulse generator 20, at the command of the third decoder 17, reads the number of the first set of deviation from the first RAM memory block and the first number of the decrypting dependency from the third block 16 oluposto constant memory. If they do not match, the second comparison unit 15 issues a command to read the fourth block 18 of the semi-permanent memory to read from 1 names of faulty elements of the diagnosed block 23. The display unit 19 displays the names of the failed elements. When entering the input of the third decoder 17 tact, the number of which; The read by the fourth counter 13 is equal to (M + l), where AND is the number of elements of the decoding set dependent tee, the first issues a command to the control input of the second generator 20 pulses to turn it off. Thus, the proposed device makes it possible to shorten the time taken to troubleshoot the diagnosed unit by obtaining the output sequence of the signals of the diagnosed unit in parallel with the omission of the decoding of the diagnostic results. The proposed device allows to diagnose -, control system objects, including channels of binary, analog and hybrid types, which expands the scope of its application.