SE512009C2 - Linjärt återkopplade skiftregister med låg effekt - Google Patents

Linjärt återkopplade skiftregister med låg effekt

Info

Publication number
SE512009C2
SE512009C2 SE9801781A SE9801781A SE512009C2 SE 512009 C2 SE512009 C2 SE 512009C2 SE 9801781 A SE9801781 A SE 9801781A SE 9801781 A SE9801781 A SE 9801781A SE 512009 C2 SE512009 C2 SE 512009C2
Authority
SE
Sweden
Prior art keywords
memory means
flip
output
flop
output terminal
Prior art date
Application number
SE9801781A
Other languages
English (en)
Other versions
SE9801781L (sv
SE9801781D0 (sv
Inventor
Mattias Hansson
Original Assignee
Ericsson Telefon Ab L M
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ericsson Telefon Ab L M filed Critical Ericsson Telefon Ab L M
Priority to SE9801781A priority Critical patent/SE512009C2/sv
Publication of SE9801781D0 publication Critical patent/SE9801781D0/sv
Priority to MYPI99001744A priority patent/MY122206A/en
Priority to EP99928294A priority patent/EP1086468B1/en
Priority to PCT/SE1999/000805 priority patent/WO1999060574A1/en
Priority to BR9910563-2A priority patent/BR9910563A/pt
Priority to DE69920907T priority patent/DE69920907D1/de
Priority to AU45392/99A priority patent/AU4539299A/en
Priority to EEP200000661A priority patent/EE03884B1/xx
Priority to CNB998064394A priority patent/CN1153224C/zh
Priority to AT99928294T priority patent/ATE279008T1/de
Priority to US09/310,753 priority patent/US6442579B1/en
Publication of SE9801781L publication Critical patent/SE9801781L/sv
Publication of SE512009C2 publication Critical patent/SE512009C2/sv
Priority to HK01108831A priority patent/HK1038093A1/xx

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C19/00Digital stores in which the information is moved stepwise, e.g. shift registers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C19/00Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements

Landscapes

  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Logic Circuits (AREA)
  • Acyclic And Carbocyclic Compounds In Medicinal Compositions (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

IS 20 skiftregistren en väsentlig del av den totala effektför- brukningen i den aktuella apparaten.
US-A-5 295 174 beskriver emellertid en skiftkrets med låg effektförbrukning och ett skiftregister som använder densamma. Skiftregistret innefattar ett flertal latchkret- sar, en multiplexor för att välja utgångar hos latchkret- sarna i sekvens och en klockkontrollkrets för att generera klockor använda för att kontrollera timingval hos multi- plexorn, varvid timingen för att välja utgång hos en viss latchkrets fördröjs med avseende pá latchtimingen hos den speciella latchkretsen med en förutbestämd timing.
Uppfinningen Ett ändamål med föreliggande uppfinning är att till- handahålla ett förbättrat linjärt áterkopplat skiftregister (LÅSR), som reducerar effektförbrukningsproblemet_ Detta àstadkomms genom ett linjärt áterkopplat skift- register med låg effekt enligt uppfinningen, som använder minnesorgan såsom vippor, vilka inte förbrukar effekt när de är avaktiverade. Registret skiftar inga bitar men gene- rerar fortfarande samma sekvens som ett konventionellt lin- järt àterkopplat skiftregister.
Registret innefattar aktiveringsorgan, som aktiverar ett enda aktuellt minnesorgan vid varje skiftoperation, re- gistersteg, som vart och ett är ett lågeffektsminnesorgan, som förbrukar minimal effekt när det är avaktiverat samt återkopplingsorgan för varje steg. Varje minnesorgan är kopplat till väljarorgan, som vid varje skiftoperation väl- jer utgàngsanslutningen hos ett första efterföljande min- nesorgan, vilket följer det aktuella minnesorganet som är aktiverat vid den aktuella skiftoperationen.
Ett annat ändamål med uppfinningen är att tillhanda- hålla aktiveringsorganet.
Ytterligare ett ändamål med uppfinningen är att till- handahålla väljarorganet. lO 15 20 25 3 512 009 En fördel med det linjärt återkopplade skiftregistret med låg effekt enligt uppfinningen är den reducerade effektförbrukningen.
Kort beskrivning av ritningarna För att förklara uppfinningen mera i detalj och för- delarna och egenskaperna hos uppfinningen beskrivs före- dragna utföringsformer i detalj nedan, varvid hänvisningar görs till de bifogade ritningarna, på vilka FIG 1 är ett schematiskt blockdiagram av ett tidigare känt linjärt áterkopplat skiftregister (LÅSR), vilkets för- sta vippa uppdateras med ett återkopplingsvärde, FIG 2 är ett schematiskt blockdiagram av skiftre- ( LÅsR) FIG 3 är ett schematiskt blockdiagram av en första (LÅSR) 1 FIG 2, FIG 4 är ett schematiskt blockdiagram av en andra mo- difikation av skiftregistret (LÅSR) i FIG 2, FIG 5 är ett schematiskt blockdiagram över en utfö- gistret i FIG 1 i mera detalj, modifikation av skiftregistret ringsform av ett skiftregister (LÅSR) enligt uppfinningen, FIG 6 visar en hárdkodad FSM, och FIG 7 visar en utföringsform av en multiplexor hos skiftregistret i FIG 5 kontrollerad av en hárdkodad FSM.
Detaljerad beskrivning av uppfinningen Ett konventionellt tidigare känt skiftregister med 7 positioner, innefattande sju vippor 1-7 kopplade i serie visas i FIG 1 och i mera detalj i FIG 2. Skiftregistret är försett med en enkel återkoppling medelst en EXOR- (Exclusivt-ELLER) grind E med första och andra ingångsanslutningar kopplade till utgàngsanslutningen hos den andra vippan 2 respektive sjunde vippan 7. En utgångs- anslutning hos EXOR-grinden E är kopplad till en ingångsanslutning hos den första vippan 1, vilkens utgång är kopplad till en utgångsanslutning eller ul hos re- lO 20 512 009 4 gistret. Denna sorts skiftregister kallas ett linjärt àter- kopplat skiftregister (LÅSR).
I den följande beskrivningen finns flera specifika detaljer, såsom antalet positioner i registret eller àter- kopplingspolynomet, för att ge en mera heltäckande beskriv- ning av föreliggande uppfinning. Det är uppenbart för fack- mannen inom området att föreliggande uppfinning kan reali- seras utan dessa specifika detaljer. Vissa välkända särdrag är inte beskrivna i detalj för att inte göra föreliggande uppfinning oklar.
I betraktande av ett stabilt tillstànd hos registret i FIG 2, när registret skall uppdateras, uppdateras varje vippa 2-7 med värdet pà utgàngsanslutningen hos vippan i den föregående positionen. I den första positionen uppdate- ras emellertid vippan l med det àterkopplade värdet från utgàngsanslutningen hos EXOR-grinden E.
Ett LÃSR med låg effekt enligt uppfinningen àstadkoms genom en konvertering av det konventionella tidigare kända LÃSRet illustrerat i FIG 2.
Ett första steg i konverteringen illustreras i FIG 3, i vilket áterkopplingen är anordnad ett steg till vänster, och en utgàngsanslutning hos en EXOR-grind E7 är sålunda kopplad till en utgàngsanslutning hos den sjunde vippan 7.
EXOR-grinden E7 har dessutom första och andra ingàngsanslutningar kopplade till utgången hos vippan 2 och vippan 7, såsom beskrivits. Utgàngsanslutningen hos vippan 7 är följaktligen kopplad till utgàngsanslutningen ul hos registret. Utgàngsvärdet från utgàngsanslutningen ul i det modifierade LÅSRet, visat i FIG 3, motsvarar utgángsvärdet hos utgàngsanslutningen ul i det konventionella tidigare kända LÅSRet illustrerat i FIG 2 efter en bits högerskift- operation. Varje vippa 1-7 är dessutom försedd med en akti- veringsingàngsanslutning enl-en7 för att kontrollera vilken vippa som skall uppdateras. Varje vippa l-7 har dessutom en klockingàngsanslutning, ej visad pà ritningarna. 5 få 512 009 I ett andra steg av konverteringen illustrerad i FIG 4 är en utgángsanslutning hos en annan EXOR-grind E6 kopp- lad till en utgângsanslutning hos vippan 6, varvid utgångs- anslutningen hos denna är kopplad till utgångsanslutningen ul hos registret, och EXOR-grinden E6 har första och andra ingángsanslutningar kopplade till utgången hos vippan 1 re- spektive vippan 6. Den andra återkopplingen är nödvändig eftersom bitvärdena i registret inte skiftas på riktigt.
Utgångsvärdet från utgångsanslutningen ul i det modifierade LÃSRet visat i FIG 4 är utgángsvärdet från vippan 6 och motsvarar utgángsvärdet hos utgångsanslutningen ul i det konventionella tidigare kända LÃSRet illustrerat i FIG 2 efter en ytterligare högerbitsskiftoperation.
För att välja den korrekta utgångsanslutningen, dvs utgångsanslutningen hos den sjätte vippan 6, är emellertid två ingångsanslutningar hos ett väljarorgan såsom en MUX (multiplexor) M1 kopplad till utgàngsanslutningarna hos de två vipporna 6 och 7. För att ge ett korrekt utgàngsvärde efter en första "skift"-operation aktiveras vippan 6 och utgángsvärdet hos vippan 7 medges passera MUXen M1, och ef- ter en andra "skift"-operation medges utmatningen hos vip- pan 6 att passera MUXen M1.
Ett fullständigt konverterat konventionellt LÃSR, dvs en utföringsform av ett 7-stegs LÃSR med låg effekt enligt föreliggande uppfinning visas i FIG 5. LÅSRet innefattar sju vippor 1-7, sju EXOR-grindar El-E7 för àterkopplings- arrangemangen och en MUX M1 försedd med sju ingångsanslut- ningar datal-data? fràn vipporna och en utgångsanslutning ul. Under en första skiftoperation är aktiveringsingången hos vippan 1 aktiverad via aktiveringsingången el, och MUXen M1 tillåter utmatningen data2 från vippan 2 att passera såsom det aktuella utgángsvärdet ul. En andra skiftoperation involverar en aktivering av aktiverings- ingången e2 hos vippan 2, och MUXen M1 medger utmatningen l0 20 30 b) KJ: 512 009 data3 från vippan 3 att passera såsom det aktuella utgångs- värdet ul och så vidare för varje steg.
Endast en av vipporna i LÅSR-registret enligt upp- finningen är sålunda inkopplad eller aktiverad under varje skiftoperation, och som en följd därav genererar LÅSRet med låg effekt enligt uppfinningen samma utmatningsbitsekvens som ett konventionellt LÅSR. Denna lägre vippaktivitet or- sakar mindre effektförlust och dessutom ju längre skift- register och ju mindre återkoppling desto effektivare är LÅSRet med låg effekt enligt uppfinningen.
I ett register med en godtycklig längd n med ett àterkopplingspolynom med samma grad som den aktuella åter- kopplingen innefattar LÅSRet n vippor l-n, n EXOR-grindar El-En för återkopplingsarrangemanget och en MUX M1 försedd med n ingångsanslutningar datal-datan och en utgångsanslut- ning ul. Om i=n-l. l, under en första skiftoperation akti- veras aktiveringsingången hos vippan i via aktiverings- ingången och MUXen M1 medger utmatningsdata (i+l) från vip- pan i+l att passera som det aktuella utgångsvärdet ul. Om i=n involverar emellertid skiftoperationen en aktivering av aktiveringsingàngen hos vippan n och MUXen Ml medger ut- gångsdatal från vippan l att passera såsom det aktuella ut- gångsvärdet ul.
För att generera aktiveringssignalerna till vipporna, en efter en, används aktiveringsorgan såsom en hårdkodad fast tillståndsmaskin (fsm = finite state machine) med låg effekt med n steg. En n-stegs fsm innefattar n vippor Fl-Fn och n NOR-grindar Nl-Nn.
Varje vippa i fsmzen har en klockingångsanslutning, ej visad på ritningarna, en aktiveringsingångsanslutning E; (aktiverad med ett O-värde), en dataingångsanslutning d och en datautgångsanslutning q. Om i=l..n ansluter data- utgångsanslutningen d hos vippan Fl till en första ingångsanslutning hos en NOR-grind Ni, varvid en utgångs- anslutning hos denna år kopplad till ingångsanslutningen W 20 30 512 009 2; hos vippan Fi, dataingàngsanslutningen hos vippan F(i- 1) (Fn om i=l) och en andra ingång hos NOR-grinden N(i-l) (Nn om i=l). Utgángsanslutningen hos vippan Fi är också kopplad till aktiveringsingången eni (enl-en7) hos vippan i i LÃSRet med låg effekt enligt uppfinningen.
En utföringsform av en 7-stegs-fsm för anslutning till och kontroll av LÃSRet med låg effekt illustrerad i FIG 5 visas i FIG 6. 7-stegs-fsmzen innefattar sju vippor Fl-F7 och sju NOR-grindar Nl-N7 kopplade enligt vad som be- skrivits ovan.
Fsmzen används också för att styra MUXen Ml. En ut- föringsform av MUXen M1 visas i FIG 7. Den innefattar sju AND-grindar Al-A7 och fyra OR-grindar O1-04. Huvudfunk- tionen hos MUXen M1 är att aktiveringssignalen enl orsakar data2 att bli den aktuella utgàngssignalen på ul och en2 orsakar data3 att bli den aktuella utgàngssignalen på ul och så vidare ända till en7, som medför att datal blir den aktuella utgàngssignalen på ul.
Det är sålunda uppenbart att föreliggande uppfinning tillhandahåller ett LÅSR, som fullständigt uppfyller ända- målen och fördelarna angivna ovan. Även om uppfinningen har beskrivits i anslutning till specifika utföringsformer är alternativ, modifikationer och variationer uppenbara för fackmannen inom området.
Ett konventionellt LÅRS, som visas i FIGs l och 2, kan exempelvis ha olika återkopplingspolynom, såsom en ytterligare EXOR-grind med första och andra ingàngsanslut- ningar kopplade till utgângen hos vippan 6 och vippan 7.
Istället för utgångsanslutningen hos vippan 7 är en ut- gångsanslutning hos den ytterligare EXOR-grinden kopplad till den andra ingàngsanslutningen hos EXOR E. En konverte- ring av LÃSRet försett med detta annorlunda àterkopplings- polynom till ett LÅSR med låg effekt enligt åstadkoms genom en liknande konvertering av det konventio- uppfinningen nella tidigare kända LÃSRet som beskrivits för det konven- Un lO 512 009 8 tionella LÅSRet visat i FIGs 1 och 2, i vilket minnesorgan såsom vippor används, som inte förbrukar effekt när de är avaktiverade, och varvid registret inte skiftar nâgra bitar men fortfarande genererar samma sekvens som det konven- tionella linjärt àterkopplade skiftregistret. I en utfö- ringsform av ett LÅSR försett med detta annorlunda àter- kopplingspolynom behövs emellertid ytterligare sju EXOR- grindar för konstruktionen.

Claims (4)

20 25 30 35 9 512 009 PATENTKRAV
1. LÅSR med låg effekt, innefattande en ordnad upp- sättning registersteg innefattande minnesorgan (1-7), kännetecknat av aktiveringsorgan (Fl-F7, Nl-N7), som ak- tiverar ett enkelt aktuellt minnesorgan (1-7) vid varje skiftoperation, registersteg, som vart och ett innefattar ett làgeffektsminnesorgan (7), vilket förbrukar en minimal effekt när det är avaktiverat, återkopplingsorgan (E7), vilkens utgångsanslutning är kopplad till en ingàngsanslutning hos minnesorganet (7), varvid återkopp- (E7) ingängsanslutningar kopplade till en utgångsanslutning lingsorganet har åtminstone första och andra (data7) hos minnesorganet (7) respektive en utgàngsanslut- ning (data2) hos ett andra efterföljande minnesorgan (2) i uppsättningen, och varvid utgàngsanslutningen (datal- data7) hos varje minnesorgan (1-7) är kopplad till väljar- organ (M1), som vid varje skiftoperation väljer utgàngs- anslutningen (datal) hos ett första efterföljande minnes- organ (l), vilket följer det aktuella minnesorganet (7), som är aktiverat vid den aktuella skiftoperationen.
2. LÅSR med låg effekt enligt krav 1, kännetecknat av aktiveringsorgan (Fl-F7, Nl-N7), som aktiverar en enda aktuell vippa (1-7) vid varje skiftoperation, register- steg, som vart och ett innefattar en lågeffektsvippa (7), vilken förbrukar en minimal effekt när den är avaktiverad, en återkopplings-EXOR-grind (E7), vilkens utgångsanslut- ning är kopplad till en utgångsanslutning hos vippan (7), varvid EXOR-grinden (E7) har åtminstone första och andra ingångsanslutningar kopplade till en utgångsanslutning (data7) hos den aktuella vippan (7) respektive en utgàngs- anslutning (data2) hos en andra efterföljande vippa (2) i uppsättningen och varvid utgàngsanslutningen (datal-data7) hos varje vippa (1-7) är kopplad till väljarorgan (M1), som vid varje skiftoperation väljer utgàngsanslutningen (datal) hos en första efterföljande vippa (1), vilken 10 15 25 512 009 10 följer efter vippan (7) i uppsättningen som är aktiverad vid den aktuella skiftoperationen.
3. LÃSR med låg effekt enligt krav 1 eller 2, kännetecknat av aktiveringsorgan innefattande en ordnad uppsättning av lågeffektsminnesorgan (F1~F7), varvid vart och ett innefattar en datautgángsanslutning (d) kopplad till en första ingàngsanslutning hos en NOR-grind (Nl-N7), vilkens utgàngsanslutning är kopplad till en aktiverings- ingàngsanslutning (Ez) hos det aktuella minnesorganet (F1- F7), dataingàngsanslutningen hos ett efterföljande minnes- organ och en andra ingång hos en efterföljande NOR-grind (Nl-N7), och varvid utgångsanslutningen hos det aktuella minnesorganet är kopplad till aktiveringsingången (enl-en7) hos det motsvarande minnesorganet (1-7) i LÅSRet.
4. LÃSR med låg effekt enligt något av föregående (M1), veringssignal (enl-en7) genererad av aktiveringsorganet krav, kännetecknat av väljarorgan varvid en akti- (F1-F7, Nl-N7) för ett speciellt minnesorgan (l-7) hos LÅSRet och en datautgángsanslutning hos ett efterföljande minnesorgan (l-7) hos LÅSRet är kopplade till en AND~grind (A1-A7), varvid utgångsanslutningen hos denna är kopplad till en ingång hos en OR-grind (Ol-04), vilkens utgång är kopplad till den aktuella utgångssignalen (ul) hos registret.
SE9801781A 1998-05-18 1998-05-18 Linjärt återkopplade skiftregister med låg effekt SE512009C2 (sv)

Priority Applications (12)

Application Number Priority Date Filing Date Title
SE9801781A SE512009C2 (sv) 1998-05-18 1998-05-18 Linjärt återkopplade skiftregister med låg effekt
MYPI99001744A MY122206A (en) 1998-05-18 1999-05-04 Low power linear feedback shift registers
AT99928294T ATE279008T1 (de) 1998-05-18 1999-05-12 Schieberegister mit linearer rückkoppelung niedriger leistung
AU45392/99A AU4539299A (en) 1998-05-18 1999-05-12 Low power linear feedback shift registers
PCT/SE1999/000805 WO1999060574A1 (en) 1998-05-18 1999-05-12 Low power linear feedback shift registers
BR9910563-2A BR9910563A (pt) 1998-05-18 1999-05-12 Lfsr de baixa potência
DE69920907T DE69920907D1 (de) 1998-05-18 1999-05-12 Schieberegister mit linearer rückkoppelung niedriger leistung
EP99928294A EP1086468B1 (en) 1998-05-18 1999-05-12 Low power linear feedback shift registers
EEP200000661A EE03884B1 (et) 1998-05-18 1999-05-12 Väikese võimsustarbega lineaarse tagasisidega nihkeregistrid
CNB998064394A CN1153224C (zh) 1998-05-18 1999-05-12 低功率线性反馈移位寄存器
US09/310,753 US6442579B1 (en) 1998-05-18 1999-05-13 Low power linear feedback shift registers
HK01108831A HK1038093A1 (en) 1998-05-18 2001-12-17 Low power linear feedback shift registers.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SE9801781A SE512009C2 (sv) 1998-05-18 1998-05-18 Linjärt återkopplade skiftregister med låg effekt

Publications (3)

Publication Number Publication Date
SE9801781D0 SE9801781D0 (sv) 1998-05-18
SE9801781L SE9801781L (sv) 1999-11-19
SE512009C2 true SE512009C2 (sv) 2000-01-10

Family

ID=20411391

Family Applications (1)

Application Number Title Priority Date Filing Date
SE9801781A SE512009C2 (sv) 1998-05-18 1998-05-18 Linjärt återkopplade skiftregister med låg effekt

Country Status (12)

Country Link
US (1) US6442579B1 (sv)
EP (1) EP1086468B1 (sv)
CN (1) CN1153224C (sv)
AT (1) ATE279008T1 (sv)
AU (1) AU4539299A (sv)
BR (1) BR9910563A (sv)
DE (1) DE69920907D1 (sv)
EE (1) EE03884B1 (sv)
HK (1) HK1038093A1 (sv)
MY (1) MY122206A (sv)
SE (1) SE512009C2 (sv)
WO (1) WO1999060574A1 (sv)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6691142B2 (en) * 2001-01-09 2004-02-10 Hewlett-Packard Development Company, L.P. Pseudo random address generator for 0.75M cache
US7136991B2 (en) * 2001-11-20 2006-11-14 Henry G Glenn Microprocessor including random number generator supporting operating system-independent multitasking operation
US20060064448A1 (en) * 2001-11-20 2006-03-23 Ip-First, Llc. Continuous multi-buffering random number generator
US7149764B2 (en) * 2002-11-21 2006-12-12 Ip-First, Llc Random number generator bit string filter
US7219112B2 (en) * 2001-11-20 2007-05-15 Ip-First, Llc Microprocessor with instruction translator for translating an instruction for storing random data bytes
US7139785B2 (en) * 2003-02-11 2006-11-21 Ip-First, Llc Apparatus and method for reducing sequential bit correlation in a random number generator
WO2005114415A2 (en) * 2004-05-11 2005-12-01 North Dakota State University Parallel architecture for low power linear feedback shift registers
US6961403B1 (en) * 2004-05-28 2005-11-01 International Business Machines Corporation Programmable frequency divider with symmetrical output
US8184034B2 (en) * 2008-07-21 2012-05-22 Cambridge Silicon Radio Limited Code sequence generator
US8949493B1 (en) 2010-07-30 2015-02-03 Altera Corporation Configurable multi-lane scrambler for flexible protocol support
US8299817B2 (en) * 2010-11-30 2012-10-30 Stmicroelectronics Asia Pacific Pte Ltd. Circuit and method for adding dither to vertical droop compensation using linear feedback shift registers

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5974433A (en) * 1984-06-29 1999-10-26 Currie; Robert John High speed M-sequence generator and decoder circuit
JPH03214809A (ja) * 1990-01-19 1991-09-20 Nec Corp リニアフィードバック・シフトレジスタ
US5295174A (en) * 1990-11-21 1994-03-15 Nippon Steel Corporation Shifting circuit and shift register
US5867409A (en) * 1995-03-09 1999-02-02 Kabushiki Kaisha Toshiba Linear feedback shift register
JP3651154B2 (ja) * 1996-12-27 2005-05-25 ソニー株式会社 Pn符号発生回路及び無線システムの端末装置

Also Published As

Publication number Publication date
EP1086468B1 (en) 2004-10-06
BR9910563A (pt) 2001-01-30
SE9801781L (sv) 1999-11-19
SE9801781D0 (sv) 1998-05-18
CN1301389A (zh) 2001-06-27
WO1999060574A1 (en) 1999-11-25
US6442579B1 (en) 2002-08-27
EP1086468A1 (en) 2001-03-28
ATE279008T1 (de) 2004-10-15
EE200000661A (et) 2002-04-15
AU4539299A (en) 1999-12-06
HK1038093A1 (en) 2002-03-01
CN1153224C (zh) 2004-06-09
MY122206A (en) 2006-03-31
DE69920907D1 (de) 2004-11-11
EE03884B1 (et) 2002-10-15

Similar Documents

Publication Publication Date Title
EP0785630A2 (en) Time multiplexing in field programmable gate arrays
EP0226353B1 (en) Crc calculation apparatus
SE512009C2 (sv) Linjärt återkopplade skiftregister med låg effekt
KR970060485A (ko) 입출력 장치
KR100776937B1 (ko) 입출력 공용 단자 제어 회로
US5159278A (en) State machine architecture providing increased resolution of output timing
JP2006203568A (ja) スルーレート制御装置、出力バッファ及び情報処理装置
SE519823C2 (sv) Lågeffekträknare med räknarblock som använder binärkod eller Gray-kod
KR20000070091A (ko) 듀얼 에지 트리거 플립 플롭을 갖는 전자 회로
US7265590B2 (en) Semiconductor apparatus for monitoring critical path delay characteristics of a target circuit
JP4556766B2 (ja) 文字列検索回路及び文字列検索方法
KR100892685B1 (ko) Eaic 시스템
CN106409342B (zh) 面积高效的多位触发器拓扑
JP2009010921A (ja) 半導体集積回路のドライバー抵抗値調整装置
US6185720B1 (en) Slaveless synchronous system design
US6556645B2 (en) Multi-bit counter
US7366031B2 (en) Memory arrangement and method for addressing a memory
US4998263A (en) Generation of trigger signals
KR20010086221A (ko) 다중 카운트를 실행하기 위한 카운터 및 그에 따른 방법
US20200381995A1 (en) Voltage supply device and operation method thereof
US20080037698A1 (en) Counter circuit and method of operating the same
US20020108068A1 (en) Power management for digital processing apparatus
JP3963158B2 (ja) 半導体回路装置及びそのテスト方法
KR19980050153A (ko) 반도체 소자의 파이프 레지스터에 따른 딜레이 보상 파이프 라인 장치
KR102028922B1 (ko) 반도체 칩의 데이터 처리 방법 및 그 반도체 칩

Legal Events

Date Code Title Description
NUG Patent has lapsed