SE519823C2 - Lågeffekträknare med räknarblock som använder binärkod eller Gray-kod - Google Patents

Description

25 30 35 . v v. . v - -.. .- = 1 1 f -» 1. | . . 1 f s r f ~ § « . 1 . _ , . 1 v » ~ , . . i « . , - . n 5 1 n _ « i . . _ . -- f » ; u . . . 1 1 »_ 1 f » . . . . . . . f , .. ._ , . .i 1999-09-07 \\CU'RRENT\SYS\PUBLIC\DOC\P\lB74030S.doc V0 2 kritisk är effektförbrukningen i vipporna i räknarna en vä- sentlig del av den totala effektförbrukningen i den aktu- ella apparaten.

US-A-5 585 745 beskriver en metod och apparat för att reducera effektförbrukningen för persondatorer. En effekt- reglerare reducerar effekten genom att deaktivera funk- tionsblock, som inte behövs, vilket indikeras av klockkon- trollsignaler. Kontrollsignalerna tas emot från ett antal funktionsblock, varvid ett speciellt funktionsblock deakti- veras på begäran fràn funktionsblocket eller från ett annat funktionsblock och det speciella funktionsblocket aktiveras på begäran från ett annat funktionsblock. Varje funktions- block förbrukar mindre effekt när det är deaktiverat än när det är aktiverat. Funktionsblocken aktiveras företrädesvis genom att mata en fullhastighetsklocka till funktions- blocket och deaktiveras genom att inte mata klockan till blocket. härrör från en vanlig utgångsklocka som modulerats av sig- Detta åstadkoms med en "modulerad klocka", som naler matade av klockkontrolledningarna.

US-A-5 585 745 beskriver emellertid bara funktions- block i allmänhet och inte en speciell blocknivå eller blockstorlek.

Uppfinningen Ett ändamål med föreliggande uppfinning är att till- handahàlla lågeffekträknare och räknarblock för att redu- cera effektförbrukningsproblemet.

Detta åstadkoms genom lågeffekträknaren enligt upp- finningen med lågeffekträknarblock innefattande vippor, som förbrukar en minimal effekt när de är deaktiverade och som aktiveras endast när värdet hos respektive datautgàngsan- slutning måste ändras. tillhanda- (n-l..O), ppfinninfien är att ____-_J hålla en n-bitars, binärkodad làgeffekträknare som använder lågeffektbinärräknarblock enligt uppfinningen, U 20 25 30 ~ 1999-09-07 Pq1av4o1osanoc vofu' f . . . . . 3 519 825 I.. f» varvid bit i ändras och vippan i räknarblocket motsvarande bit i aktiveras endast om bit i-l till O alla är lika med "1". Ännu ett ändamål med uppfinningen är att tillhanda- hålla en n-bitars, graykodad lägeffekträknare, som använder graykodade làgeffekträknarblock enligt uppfinningen. Två på varandra följande tillstànd, som representerar två n-bitars graykodade ord (n-l..0) kallas sO och sl. För att bestämma ett ord s2 i tillståndet, som följer tillståndet represen- terande ordet sl, utför räknaren följande operationer. Bit i (i<>n-l) ändras från sl till s2 och vippan i blocket mot- svarande biten i aktiveras endast om bit i i sl och s0 är lika, bit i-l i sl är lika med "l" och bit i-2 till O i sl är lika med "O". i blocket motsvarande biten_n-l aktiveras om biten n-l i sl Bit n-l ändras från sl till s2 och vippan och sO är lika och biten n-3 till O i sl är lika med "O".

En fördel med lågeffekträknarna enligt uppfinningen är reduktionen i effektförbrukning.

Kort beskrivning av ritningarna För att förklara uppfinningen mera i detalj och för- delarna och egenskaperna med uppfinningen beskrivs före- dragna utföringsformer i detalj nedan, varvid hänvisningar görs till de bifogade ritningarna, på vilka FIG l är ett blockdiagram av en 4-bitars, binär låg- effekträknare enligt föreliggande uppfinning, FIG 2 visar två generella byggblock för räknaren i FIG l, FIG 3 är en tabell, en 4-bitars, binärkodad räknare och en 4-bitars, graykodad som visar tillståndskodningen för räknare.

FIG 4 är ett blockdiagram för en 4-bitars, graykodad lågeffekträknare enligt föreliggande uppfinning, FIG 5 visar två byggblock för räknaren i FIG 4, U 20 25 30 35 519 823 .. .. n = i . . - 1 i. ._ I. 1999-09-07 \\CURRENT\SYS\PUBLIC\DOC\P\l874030s.dOC V0 ' I 1 f' 4 FIG 6 är en tabell, som visar storleken och effekt- förlusten hos tidigare kända räknare jämfört med räknarna enligt uppfinningen, FIG 7 är ett blockdiagram för en tidigare känd 4-bi- tars binärräknare, FIG 8A är ett blockdiagram för en tidigare känd 4-bi- tars, graykodad räknare, och FIG 8B visar inkrement-(ink)blocket hos räknaren i FIG 8A i detalj.

Detaljerad beskrivning av uppfinningen En första utföringsform av en räknare enligt uppfin- ningen visas i FIG 1. Det är en asynkron 4-bitars, binär 102, 103 och làgeffekträknare, innefattande 4 D-vippor 101, 104.

I den följande beskrivningen anges flera specifika detaljer, såsom antalet bitar i räknaren för att ge en mera fullständig beskrivning av föreliggande uppfinning. Det är uppenbart för fackmannen inom området att föreliggande upp- finning kan realiseras utan dessa specifika detaljer. Några välkända särdrag är inte beskrivna i detalj för att inte göra föreliggande uppfinning oklar.

Vippan 101 representerar den minst signifikanta biten (LSB) och vippan 104 den mest signifikanta biten (MSB).

Varje vippa i räknaren har en klockingångsanslutning, som inte visas på ritningarna, en aktiveringsingàngsanslutning än (aktiverad av ett 0-värde), en dataingångsanslutning d samt en datautgàngsanslutning q.

För att aktivera vippan 101 sätts dess aktiverings- ingångsanslutning En till 0. Dess datautgängsanslutning q representerar LSB och är kopplad till en ingångsanslutning hos en inverterare 105, vilkens utgångsanslutning är kopp- n lad till datain gångsa slutningen d hos vippan 101 och akti- ---J _ veringsingångsanslutningen EE hos vippan 102. Datautmat- ningsanslutningen q hos vippan 102 representerar nästa mer 10 15 20 25 30 35 519 825 1999-09-07 \\CU'RRENT\SYS\PUBL1C\DOC\P\l8740308 .dOC V0 » . ; . 5 signifikanta bit och är kopplad till en ingångsanslutning hos en inverterare 106, vilkens utgängsanslutning är kopp- lad till dataingångsanslutningen d hos vippan 102. Data- utgångsanslutningarna q hos vipporna 101 och 102 är kopp- lade till respektive ingångar hos en AND-grind 107, vilkens utgängsanslutning är kopplad till en ingångsanslutning hos en inverterare 108 med en utgängsanslutning kopplad till aktiveringsanslutningen än hos nästa vippa 103.

Datautgångsanslutningen q hos vippan 103 represente- rar nästa mer signifikanta bit och är kopplad till en ut- gångsanslutning hos en inverterare 109, vilkens utgångs- anslutning är kopplad till dataingångsanslutningen d hos vippan 103. Datautgångsanslutningarna q hos vippan 103 och utgängsanslutningen hos AND-grinden 107 är kopplade till respektive ingångar hos en AND-grind 110, vilkens utgångs- anslutning är kopplad till en ingångsanslutning hos en in- verterare 111 med en utgängsanslutning kopplad till aktive- ringsanslutningen En hos nästa vippa 104. Datautgångs- anslutningen q hos vippan 104 representerar MSB i utfö- ringsformen av den 4-bitars, binära räknaren enligt uppfin- ningen och är kopplad till en ingångsanslutning hos en in- verterare 112, vilkens utgångsanslutning är kopplad till dataingångsanslutningen d hos vippan 104.

FIG 2 visar två generella byggblock eller lågeffekt- binärräknarblock hos utföringsformen av den 4-bitars binära lágeffekträknaren beskriven ovan. Det första blocket till höger representerar en "minsta signifikant bit" och det andra blocket till vänster representerar en "mera signifi- kant bit". Det högra blocket innefattar en vippa 201 med en aktiveringsingångsanslutning Ez, en dataingångsanslutning d och en datautgàngsanslutning q. Datautgångsanslutningen q hos vippan 201 är kopplad till ingångsanslutningen hos en inverterare 202, vilkens utgångsanslutning är kopplad till dataingångsanslutningen d hos vippan 201. Datautgàngs- anslutningen q hos vippan 201 är kopplad till en W U 20 25 30 35 519 823 1999-09-07 \\C'URRENT\SYS\PUBLIC\DOC\P\1B74030S .dOC V0 I- :w a » m n ~= .- v «_ f. v f. . , , u. -.. . . _ I - - ; - . 6. ingángsanslutning hos en tväingàngars AND-grind 203. En blockingångsanslutning 204 är kopplad till en annan ingàngsanslutning hos den tváingångars AND-grinden 203 och en ingängsanslutning hos en annan inverterare 205, med dess utgångsanslutning kopplad till aktiveringsingàngsanslut- ningen En hos vippan 201. För LSB är blockingångsanslut- ningen 204 emellertid satt till "1". hos AND-grinden 203 är kopplad till en blockutgångsanslut- En utgàngsanslutning ning 206.

Det andra blocket till vänster, som representerar en "mera signifikant bit", innefattar vippan 207 med en akti- veringsingàngsanslutning EE, en dataingångsanslutning d och en datautgàngsanslutning q. Datautgàngsanslutningen q hos vippan 207 är kopplad till ingàngsanslutningen hos en inverterare 208, vilkens utgångsanslutning är kopplad till dataingängsanslutningen d hos vippan 207. Datautgángs- anslutningen q hos vippan 207 är kopplad till en ingångsanslutning hos en tvåingàngars AND-grind 209. En blockingàngsanslutning 210 kopplad till en annan ingàngsanslutning hos den tvàingàngars AND-grinden 209 och en ingångsanslutning hos en annan inverterare 211, med dess utgàngsanslutning kopplad till aktiveringsingångsanslut- ningen än hos vippan 207, matas via blockutmatningsanslut- ningen 206 hos AND-grinden i blocket omedelbart till höger, dvs en mindre signifikant bit. En utgångsanslutning hos AND-grinden 209 är kopplad till en blockutmatningsanslut- ning 212. När utgàngsanslutningen 212 har ett högt värde "1" är räknaren i sitt sista tillstànd, dvs i tillståndet S15 (llll) ringsformen visad i FIG 1. Vipporna hos föreliggande upp- för en 4-bitars, binärkodad räknare enligt utfö- finning är vippor, som förbrukar minimal effekt när de är frånkopplade, dvs exempelvis vippor i vilka aktiverings- ingången öppnar klockan. För en binärräknare enligt uppfin- ningen aktiveras en speciell vippa endast när den måste binärko- ändra värde på sin utgång q. Betrakta en n-bitars, 10 15 20 25 30 35 519 823 1999-09-07 \\CIIRRENT\SYS\PUBLIC\DOC\P\18740305 .d0C V0 si. .- dad räknare (n-1..0). Bit i ändras och vippan i blocket motsvarande biten i aktiveras endast om bitarna i-1 till 0 "i".

(SO-S15) FIG 3, ändras exempelvis bit 2 om bit 1 och 0 båda är lika "l", såsom i tillstànden S3, S7, S11 och S15. Ett opti- merat blockdiagram för en utföringsform av en 4-bitars räk- alla är lika med För en 4-bitars räknare, som går ige- nom tillstånden illustrerad i en tabell visad i med nare enligt uppfinningen baserad på denna metod visas i FIG l.

Ett blockdiagram för en andra utföringsform av upp- finningen, som är en synkron 4-bitars, graykodad låg- effekträknare, visas i FIG 4. Den 4-bitars, graykodade låg- 402, 403, 404, 405, 406, 407 och 408. Varje vippa i räknaren har en klock- effekträknaren innefattar åtta D-vippor 401, ingångsanslutning, ej visad på ritningarna, en aktive- ringsingàngsanslutning En (aktiverad med ett 0-värde), en dataingångsanslutning d och en datautgångsanslutning q.

Aktiveringsingångsanslutningen En hos vippan 401 är kopplad till en utgångsanslutning hos en EXNOR-grind 409 och en utgångsanslutning hos en inverterare 410, vilkens utgång är kopplad till aktiveringsingångsanslutningen En hos vippan 402. Datautgångsanslutningen q hos vippan 402 är kopplad till en ingångsanslutning hos EXNOR-grinden 409, en ingångsanslutning hos en inverterare 411, dataingàngs- anslutningen d hos vippan 401 och en ingångsanslutning hos en NAND-grind 412 hos nästa block till vänster i FIG 4, re- presenterande en mera signifikant bit. En utgångsanslutning hos inverteraren 411 är dessutom kopplad till dataingàngs- anslutningen hos vippan 402. Datautgångsanslutningen q hos vippan 401 representerar LSB eller bit O och är också kopp- lad till en annan ingång hos EXNOR-grinden 409.

Aktiveringsingångsanslutningen en hos vippan 403 är opplad till en utgångsanslutning hos en EXNOR-grind 413 och en ingångsanslutning hos NAND-grinden 412, vilkens ut- gångsanslutning är kopplad till aktiveringsingångsanslut- 10 Ü 20 25 30 519 1999-09-07 \\CURRENT\SYS\PUBLIC\DOC\P\1B74030s.doC V0 25.1 n. . ~ .g .. v 1- ~ 1 . u .I . -~ -.« . .» - f ; 'L . v . _ - . - . . . . » i 8 ningen En hos vippan 404. Datautgångsanslutningen q hos vippan 404 är kopplad till en ingångsanslutning hos EXNOR- grinden 413, en ingångsanslutning hos en inverterare 414, dataingångsanslutningen d hos vippan 403 och en första ingångsanslutning hos en NAND-grind 415 hos nästa block till vänster i FIG 4, representerande en mera signifikant bit. En utgångsanslutning hos inverteraren 414 är kopplad till dataingångsanslutningen hos vippan 404. Datautgångs- anslutningen q hos vippan 403 representerar biten 1 och är även kopplad till en annan ingång hos EXNOR-grinden 413.

Datautgångsanslutningen q hos vippan 402 år dessutom också kopplad till en annan inverterare 416, vilkens utgångs- anslutning är kopplad till en andra ingàngsanslutning hos NAND-grinden 415.

Aktiveringsingångsanslutningen E; hos vippan 405 år kopplad till en utgàngsanslutning hos en EXNOR-grind 417 och en tredje ingångsanslutning hos NAND-grinden 415, vil- kens utgångsanslutning är kopplad till aktiverings- ingångsanslutningen En hos vippan 406. Ingångsanslutningen d hos vippan 405 är kopplad till en första ingångsansl- utning hos EXNOR-grinden 417, en ingångsanslutning hos en inverterare 418 och datautgàngsanslutningen q hos vippan 406. En utgångsanslutning hos inverteraren 418 är kopplad till dataingångsanslutningen hos vippan 406. Datautgångs- anslutningen q hos vippan 405 representerar biten 2 och är också kopplad till en annan ingång hos EXNOR-grinden 417.

Datautgångsanslutningen q hos vippan 404 är dessutom kopp- lad till en ingångsanslutning hos en inverterare 419. En utgångsterminal hos inverteraren 419 är kopplad till en första ingångsanslutning hos en NAND-grind 420, vilkens ut- gångsanslutning är kopplad till aktiveringsingångsanslut- ningen en hos vippan 408. Utgångsanslutningen hos inverte- raren 416 år opplad till en ingångsanslutning hos ock NAND-grinden 420.

W 20 25 30 35 519 823 1999-09-07 \\CU'RRENT\SYS\PUBLIC\DOC\P\l8740308 .ÖOC V0 v.. =.-« Aktiveringsingàngsanslutningen En hos vippan 407 är slutligen kopplad till en utgángsanslutning hos en EXNOR- grind 421 och en tredje ingángsanslutning hos NAND-grinden 420. Datautgångsanslutningen q hos vippan 408 är kopplad till en ingängsanslutning hos EXNOR-grinden 421, en ingångsanslutning hos en inverterare 422 och dataingångs- anslutningen d hos vippan 407. En utgångsanslutning hos in- verteraren 422 är kopplad till dataingångsanslutningen hos vippan 408. Datautgàngsanslutningen q hos vippan 407 repre- senterar MSB.

För denna 4-bitars räknare hänvisas återigen till tillstånden i FIG 3. Exempelvis är S2=O011 och S3=0O10, se- dan S4=0l10, eftersom bit 2 i S2 och S3 är lika ("O"), bit 1 i S3 är lika med "1" och bit 0 i S3 är lika med "0“. En- ligt FIG 4 motsvarar de övre vipporna 401, 403, 405 och 407 404, 406 och 408 S3 i ett ak- tuellt tillstånd och i nästa tillstånd motsvarar de övre vipporna 401, 403, 402, 404, 406 och 408 S4.

FIG 5 visar två generella byggblock eller graykodade S2 och de undre vipporna 402, 405 och 407 S3 och de under vipporna lågeffekträknarblock enligt utföringsformen av den 4-bi- tars, graykodade lägeffekträknaren beskriven ovan. Det för- sta blocket till höger representerar en "minsta signifikant bit" och det andra blocket till vänster representerar en "mera signifikant bit". Det högre blocket innefattar två vippor 501 och 502, varvid var och en har en aktiverings- ingångsanslutning Én, en dataingångsanslutning d och en dataingàngsanslutning q.

Aktiveringsingångsanslutningen En hos vippan 501 är kopplad till en utgängsanslutning hos en EXNOR-grind 503 och en första ingångsanslutning hos en NAND-grind 504, vil- kens utgàngsanslutning är kopplad till aktiverings- ingàngsanslutn' En hos vippan 502. Datautgàngsanslut- ningen q hos vippan 502 är kopplad till en första ingängsanslutning hos EXNOR-grinden 503, en ingångsanslut- 10 15 20 25 30 35 1999-09-07 \\CURRENT\SYS\PUBLIC\DOC\P\1874030S .dOC V0 519 823 väv 16 ning hos en inverterare 505, dataingàngsanslutningen d hos vippan 501 och en första blockutgångsanslutning 506 för nästa block till vänster i FIG 5, signifikant bit. Datautgångsanslutningen q hos vippan 501 representerande en mera är kopplad till en andra ingàngsanslutning hos EXNOR-grin- den 503 och representerar bitvärdet hos det aktuelle blocket. En utgångsanslutning hos inverteraren 505 är dess- utom kopplad till dataingángsanslutningen hos vippan 502 och en första ingång hos en AND-grind 507, vilkens utgångs- anslutning är en andra blockutgångsanslutning 508 för nästa block. En första blockingängsanslutning 509 är kopplad till en andra ingàngsanslutning hos NAND-grinden 504, och en andra blockingångsanslutning 510 är kopplad till en andra ingàngsanslutning hos AND-grinden 507, vilken även är kopp- lad till en tredje blockutgångsanslutning 511. Slutligen är en tredje ingàngsanslutning hos NAND-grinden 504 kopplad till en tredje blockingàngsanslutning 512.

Det andra blocket till vänster, som representerar en "mera signifikant bit" innefattar två vippor 513 och 514, varvid var och en har en ingàngsanslutning Én, en data- ingàngsanslutning d och en datautgängsanslutning q.

Aktiveringsingångsanslutningen En hos vippan 513 är kopplad till en utgångsanslutning hos en EXNOR-grind 515 och en första ingàngsanslutning hos en NAND-grind 516, vil- kens utgångsanslutning är kopplad till en aktiverings- ingàngsanslutning En hos vippan 514. Datautgångsanslut- ningen q hos vippan 514 är kopplad till en första ingångs- terminal hos EXNOR-grinden 515, en ingàngsanslutning hos en inverterare 517, dataingángsanslutningen d hos vippan 513 och en första blockutgångsanslutning 518 för nästa block till vänster, som motsvarar en mera signifikant bit. Data- utgångsanslutningen q hos vippan 513 är kopplad till en andra ingàngsanslutning hos EXNOR-grinden 515, som repre- senterar bitvärdet hos det aktuella blocket. En utgångs- anslutning hos inverteraren 517 är dessutom kopplad till 10 U 20 25 30 35 519 823 1999-09-01\\cu1uzßm\sys\1=ußx,1c\noc\Puanoaos.det vo i '2 A ' i ' 1"! I ll dataingàngsanslutningen hos vippan 502 och en första ingång hos en AND-grind 519, vilkens utgàngsanslutning är en andra blockutgàngsanslutning 520 för nästa block. En första blockingångsanslutning 521 är kopplad till en andra ingàngsanslutning hos NAND-grinden 516, och en andra block- ingängsanslutning 522 är kopplad till en andra ingångsanslutning hos AND-grinden 519, som även är kopplad till en tredje blockutgångsanslutning 523. Slutligen är en tredje ingångsanslutning hos NAND-grinden 516 kopplad till en tredje blockingángsanslutning 524.

I en räknare är de första, andra och tredje block- utgångsanslutningarna 506, 508 och 511 hos den "minst sig- nifikanta biten" kopplade till de första, andra och tredje blockingångsanslutningarna 521, 522 respektive 524 hos den "mera signifikanta biten".

Det finns emellertid ingen förbindelse mellan den första blockingàngsanslutningen 521 hos MSB-blocket och den första blockutgångsanslutningen 506 hos den närliggande mindre signifikanta biten. När utgàngsanslutningen 520 har ett högt värde "1" är räknaren i sitt sista tillstànd, dvs i tillståndet S15 (1000) enligt utföringsformen visad i FIG 4. för en 4-bitars, graykodad räknare De första, andra och tredje blockingàngsanslutning- 510, 512 hos LSB är dessutom alla satta till "1".

Vipporna använda i räknarblocken är vippor som för- arna 509, brukar en minimal effekt, såsom beskrivits ovan. Den gray- kodade lågeffekträknaren enligt uppfinningen fungerar en- ligt följande. Anta två på varandra följande tillstånd SO och S1, som representerar två n-bitars graykodade ord (n- 1..0) i tabellen i FIG 3. tillstånd S2, som följer tillståndet S1, utför räknaren För att bestämma ett ord i ett följande steg.

Bit i (i<>n-1) ändras från S1 till S2 och vippan i blocket motsvarande biten i aktiveras endast om biten i i S1 och SO är lika, bit i-1 i S1 är lika med "1" och biten 10 15 20 25 30 1999-09-07 \\CURRENT\SYS\PUBLIC\DOC\P\1874030S .CIOC V0 519 825 lå i-2 till O i S1 är lika med "O". Biten n-l ändras från Sl till S2 och vippan i blocket motsvarande biten n-1 aktive- ras om biten n-l i S1 och S0 är lika och biten n-3 till 0 i S1 är lika med "O". Även om uppfinningen har beskrivits genom specifika utföringsformer är det uppenbart att föreliggande uppfin- ning tillhandahåller räknare som fullständigt uppfyller än- damålen och fördelarna framlagda ovan, och alternativ, mo- difikationer och variationer är uppenbara för fackmannen inom området.

Andra vippor, såsom JK- eller T-vippor eller minnes- organ kan användas med mindre förändringar av de beskrivna utföringsformerna.

Räknarna i utföringsformerna beskrivna ovan räknar +l varje klockcykel. Inom uppfinningstanken är det emellertid möjligt att utöka aktiveringsvillkoren för vipporna med en extern signal, så att räknarna kan aktiveras och deaktive- ras.

Räknarna räknar modulo 21, där i är antalet bitar.

Genom att utöka aktiveringsvillkoren kan räknaren konfigu- där 0 S x S 2Å Storleken hos räknarna enligt uppfinningen ökar lin- reras att räkna modulo x, järt med antalet bitar.

Tabellen visad i FIG 6 illustrerar jämförelse mellan olika 10-bitars räknare. Räknarna enligt uppfinningen kal- las binära respektive graykodade lågeffekträknare. Dessa räknare är jämförda med två tidigare kända räknare, RCA-bi- nära och GB-gray i tabellen i FIG 6. RCA-binärräknaren in- nefattar en rippelminnesadderare visad i FIG 7 och den GB- graykodade räknaren är visad i FIG 8A. Ett ink-block hos den GB-graykodade räknaren är visat i detalj i FIG 8B. Den GB-graykodade räknaren konverterar det graykodade ordet till ett binärt ord, räknar upp det och konverterar till- baka det till ett graykodat ord. 519 825 1999-09-07 \\CURRENT\SYS\PUBLIC\DOC\P\18740305.dOC V0 1 v :u ß . »_ ,_ , _ J, ,, I v _ = -v L- .| a ,-v | = -».» ~ . i - x i | _ . g UJU-.n l Det framgår av tabellen i FIG 6 att effektförbruk- ningen är reducerad med mer än 50 procent genom att använda räknarna enligt uppfinningen.

Claims (4)

1. W Ü 20 25 30 35 519 825 LH Jñqï-Ufi-D? S=\P\LB?HU3USa-d0C V0 PATENTKRAV l. Làgeffekträknare för att gà igenom en förutbe- stämd sekvens av tillstànd som svar pà pulser pà en ingàngsledning (En), innefattande ett antal lágeffekt- räknarblock, motsvarande antalet bitar hos räknaren, kopplade i serie, varvid làgeffekträknarblocken innefattar minnesorgan (101-lO4;20l,207), som förbrukar en minimal effekt när de är frànkopplade och som aktiveras endast när värdet hos respektive datautgàngsanslutning (q) hos minnesorganet måste ändras, kännetecknad av att räknaren är en binärräknare, vilkens räknarblock är anordnade så att minnesorganet (103) hos ett aktuellt block, representerande en bit i i ett binärt ord, aktiveras och dess utmatning ändras endast om värdet på utgàngarna hos samtliga block (lO2,10l), representerande bitarna i-1 till 0, alla är höga.

2. Làgeffekträknare enligt krav l, kännetecknad av att varje räknarblock innefattar en vippa (20l,207) som minnesorgan, i vilket en datautgàngsanslutning q hos vippan (20l,207) är kopplad till en ingàngsanslutning hos en inverterare (202,208), vilkens utgàngsanslutning är kopplad till en dataingàngsanslutning (d) hos vippan (201,207), varvid datautgångsanslutning (q) hos vippan (201,207) är kopplad till en ingàngsanslutning hos en AND-grind (203,209), vilkens utgàngsanslutning är kopplad till en blockutgängsanslutning (206,2l2), varvid en blockin- gàngsanslutning (204,210) är kopplad till en annan ingàngsanslutning hos AND-grinden (203,209) och en ingàngsanslutning hos en annan inverterare, vilkens ut- gàngsanslutning är kopplad till en aktiverings- ingàngsanslutning (Ez) hos vippan (20l,207).

3. Làgeffekträknare för att gà igenom en förutbe- stämd sekvens av tillstànd som svar pà pulser pà en ingàngsledning (Ez), innefattande ett antal lägeffekt- räknarblock, motsvarande antalet bitar hos räknaren, 10 15 20 25 30 35 .... »= 9 I III fl I OI ll .b II 8L.3{;4,fii .....»_^» .~.. nu . v, i . . +- . . .- . y: . ... VON; . =. .i1. r V. ., . - » 1 e > w u I f v f = ' i I år It I: :Q . l 1999-09-07 P; §1874030sa ,doc f kopplade i serie, varvid lágeffekträknarblocken innefattar minnesorgan (401-408;50l,502,5l3,5l4), som förbrukar en minimal effekt när de är fränkopplade och som aktiveras endast när värdet hos respektive datautgàngsanslutning (q) hos minnesorganet måste ändras, kânnetecknad av att räknaren är en graykodad räknare, som kan anta ett antal tillstànd sm, varvid tre pà varandra följande tillstånd sO, sl och s2 hos räknaren representerar tre n-bitars graykodade ord (n-l..O), varvid räknarblocken är anordnade (405) där i<>n-l, aktiveras och biten i ändras från tillståndet så att minnesorganet i blocket motsvarande biten i, sl till s2 endast om biten i i sl och sO är lika, bit i-l i sl är hög och bit i-2 till O i sl är låga och minnesorganet i blocket (407) motsvarande biten n~l aktiveras och bit n-l ändras från sl till s2 om biten n-l i sl och sO är lika och bitarna n-3 till 0 i sl är låga. _ kännetecknad av <5o1,513) med en aktiveringsingångsanslutning (;;)kopplad till en

4. Lågeffekträknare enligt krav 3, att varjeräknarblock innefattar en första vippa utgångsanslutning hos en EXNOR-grind (503,5l5) och en första ingångsanslutning hos en NAND-grind (504,5l6), vilkens utgångsanslutning är kopplad till akti- veringsingångsanslutningen (EE) hos en andra vippa (502,5l4), varvid en datautgángsanslutning hos den andra vippan (502,5l4) är kopplad till en första ingångsanslutning hos EXNOR-grinden (503,5l5), en ingångsanslutning hos en inverterare (505,5l7), dataingångsanslutningen (d) hos den första vippan (50l,5l3) och en första blockutgàngsanslutning (506,5l8), varvid datautgångsanslutningen (q) hos den första vippan (50l,5l3) är kopplad till en andra ingångsanslutning hos EXNOR- grinden (503,5l5) och representerar bitvärdet hos det aktuella blocket, varvid en utgångsanslutning hos inverteraren (505,5l7) är kopplad till en 519 823 1999-09-07 vzpenososauoc vof..' R' . . iè dataingàngsanslutning (d) hos den andra vippan (502,5l4), en första ingángsanslutning hos AND-grind (507,5l9), vilkens utgángsanslutning är en andra blockutgångsanslutning (508,520), varvid en första blockingàngsanslutning är kopplad till en andra ingàngsanslutning hos NAND-grinden (504,5l6) och en andra blockingángsanslutning (510,522) är kopplad till en andra ingángsanslutning hos AND-grinden (507,5l9, som också är ansluten till en tredje blockutgångsanslutning (5ll,523), och varvid en tredje ingångsanslutning hos NAND-grinden (504,516) är kopplad till en tredje blockingångsanslutning (5l2,524).