KR970002661A - 데이타 처리 시스템과 데이타 프로세서를 콘피그하는 방법 - Google Patents

데이타 처리 시스템과 데이타 프로세서를 콘피그하는 방법 Download PDF

Info

Publication number
KR970002661A
KR970002661A KR1019960023402A KR19960023402A KR970002661A KR 970002661 A KR970002661 A KR 970002661A KR 1019960023402 A KR1019960023402 A KR 1019960023402A KR 19960023402 A KR19960023402 A KR 19960023402A KR 970002661 A KR970002661 A KR 970002661A
Authority
KR
South Korea
Prior art keywords
configuration
signal
value
external
internal
Prior art date
Application number
KR1019960023402A
Other languages
English (en)
Other versions
KR100381074B1 (ko
Inventor
비. 하우드 3세 윌리스
Original Assignee
빈센트 비, 인그라시아
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 빈센트 비, 인그라시아, 모토로라 인코포레이티드 filed Critical 빈센트 비, 인그라시아
Publication of KR970002661A publication Critical patent/KR970002661A/ko
Application granted granted Critical
Publication of KR100381074B1 publication Critical patent/KR100381074B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1417—Boot up procedures

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Microcomputers (AREA)
  • Logic Circuits (AREA)

Abstract

데이타 처리 시스템(10)이 리셋될 때, 콘피그레이션 값은 다수의 외부 집적 회로핀에 제공된 외부 콘피그레이션 값 또는 시스템의 내부 메모리(30, 60)에 기억된 내부값에 의해 결정된다. 외부 콘피그레이션 값이 제공되지 않고 내부값이 내부 메모리에 기억되지 않으면, 데이타 처리 시스템은 디폴트 콘피그레이션 값을 제공한다. 디폴트 콘피그레이션 값은 시스템 통합 장치(20)의 메모리내에 기억된다. 콘피그레이션 데이타는 옥탈 패킷으로 외부 집적 회로 핀으로부터 검색될 수 있다. 각각의 옥탈 패킷의 최종 비트는 다음 8개 비트의 콘피그레이션 데이타 다수의 직접 회로 핀을 통해 검색될 것인지 또는 데이타 처리 시스템의 시스템 통합 장치내에 기억된 디폴트 콘피그레이션 값으로부터 검색될 것인지를 결정한다.

Description

데이타 처리 시스템과 데이타 프로세서를 콘피그하는 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명을 구현하는 데이타 처리 시스템의 블럭도, 제2도는 제1도의 데이타 처리 시스템의 시스템 통합 장치의 일부를 도시하는 블럭도, 제3도는 제2도의 시스템 통합 장치의 L 버스 인터페이스를 도시하는 블럭도.

Claims (3)

  1. 데이타 처리 시스템에 있어서, 제1유효 비트 및 제1콘피그레이션 데이타 값을 기억하며, 제1구동 콘피그레이션 신호가 제1논리 상태에 있을때 상기 제1콘피그레이션 데이타 값을 리셋 시스템 콘피그레이션 값으로서 제공하는 제1메모리와; 상기 제1유효 비트 및 제1콘피그레이션 데이타 값을 수신하며 상기 제1구동 콘피그레이션 신호를 제공하는 상기 제1메모리에 접속되어, 내부 콘피그레이션 표시 신호를 제공하며 내부 구동 콘피그레이션 신호를 수신하는 제1안터페이스 회로와; 상기 내부 콘피그레이션 표시 신호를 수신하는 제1인터페이스 회로에 접속되어, 외부 콘피그레이션 데이타 값을 선택적으로 통신시키며, 모든 선택 신호 및 내부 콘피그레이션 표시 신호에 응답하여 내부 구동 콘피그레이션 신호를 발생시키고, 모든 선택신호가 제2논리 상태에 있을 때 외부 콘피그레이션 데이타 값을 리셋 시스템 콘피그레이션 값으로서 제공하는 외부 버스 인터페이스를 구비하는 것을 특징으로 하는 데이타 처리 시스템.
  2. 데이타 프로세서를 콘피그하는 방법에 있어서, ⅰ) 리셋 신호를 표명하는 단계와; ⅱ) 모드 선택 신호를 검색하는 단계와; ⅲ) 제1유효 내부 콘피그레이션 값이 제1메모리 회로에 기억되어 있는지를 나타내기 위해 제1콘피그레이션 신호를 제공하는 단계와; ⅳ) 상기 제 콘피그레이션 신호에 응답하여 내부 콘피그레이션 신호를 발생시키는 단계와; ⅴ) 상기 모드 선택 신호 및 리셋 신호에 응답하여 제1구동 외부 리셋 콘피그레이션 신호를 발생시키는 단계와; ⅵ) 상기 제1메모리 회로가 리셋 콘피그레이션 값으로 상기 제1유효 내부 콘피그레이션 신호를 제공해야 할 경우 상기 제1콘피그레이션 신호 및 제1구동 외부 리셋 콘피그레이션 신호에 응답하여 내부 구동 콘피그레이션 신호가 발생되고 있는지를 나타내기 위해 내부 구동 콘피그레이션 신호를 발생시키는 단계와; ⅶ) 상기 내부 구동 콘피레이션 신호가 제1논리 상태에 있을때 제1부분의 외부 데이타 값을 제1부분의 리셋 콘피그레이션 값으로서 제공하도록 외부 인터페이스 회로를 인에이블시키는 단계를 포함하는 것을 특징으로 하는 데이타 프로세서를 콘피그하는 방법.
  3. 데이타 처리 시스템에 있어서, 외부 데이타 값을 통신시키는 다수의 직접 회로 단자와; 모드 선택 신호를 수신하는 모드 선택 집적 회로 단자와; 디폴트 데이타 값을 기억하는 다수의 비트 슬라이스와; 상기 모드 선택신호에 응답하여 내부 구동 콘피그레이션 신호를 발생시키며, 제1부분의 리셋 콘피그레이션 데이타 값으로서 제1부분의 디폴트 데이타 값과 제1부분의 외부 데이타 값 중의 하나를 제공하도록 제1부분의 상기 다수 비트슬라이스를 인에이블시키는 제1구동 외부 리셋 콘피그레이션 신호를 발생시키는 구동 논리 회로를 구비하며, 상기 제1부분의 디폴트 데이타 값의 소정 비트는 제2부분의 리셋 콘피그레이션 데이타 값으로서 제2부분의 디폴트 데이타 값과 제2부분의 외부 데이타 값 중의 하나를 제공하도록 제2부분의 다수 비트 슬라이스를 인에이블시키는 제2구동 외부 리셋 콘피그레이션 신호를 제공하는 것을 특징으로 하는 데이타 처리 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960023402A 1995-06-26 1996-06-25 데이타처리시스템및데이타프로세서구성방법 KR100381074B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US494,461 1995-06-26
US08/494,461 US5652844A (en) 1995-06-26 1995-06-26 Flexible pin configuration for use in a data processing system during a reset operation and method therefor

Publications (2)

Publication Number Publication Date
KR970002661A true KR970002661A (ko) 1997-01-28
KR100381074B1 KR100381074B1 (ko) 2003-07-23

Family

ID=23964573

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960023402A KR100381074B1 (ko) 1995-06-26 1996-06-25 데이타처리시스템및데이타프로세서구성방법

Country Status (4)

Country Link
US (1) US5652844A (ko)
EP (1) EP0752655A1 (ko)
JP (1) JPH0916292A (ko)
KR (1) KR100381074B1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5852561A (en) * 1995-12-07 1998-12-22 Rockwell Int'l. Corp. Selective configuration of operating programs stored in an application specific integrated circuit
US5787291A (en) * 1996-02-05 1998-07-28 Motorola, Inc. Low power data processing system for interfacing with an external device and method therefor
US5923899A (en) * 1996-08-13 1999-07-13 Micron Technology, Inc. System for generating configuration output signal responsive to configuration input signal, enabling configuration, and providing status signal identifying enabled configuration responsive to the output signal
US5903912A (en) * 1996-08-14 1999-05-11 Advanced Micro Devices, Inc. Microcontroller configured to convey data corresponding to internal memory accesses externally
US5860161A (en) * 1996-08-14 1999-01-12 Advanced Micro Devices, Inc. Microcontroller configured to indicate internal memory accesses externally
US5862148A (en) * 1997-02-11 1999-01-19 Advanced Micro Devices, Inc. Microcontroller with improved debug capability for internal memory
US6625727B1 (en) * 1999-11-23 2003-09-23 Motorola, Inc. Apparatus and method for configuring a data processing system by retrieving a configuration value from storage device using reset vector and configuring parameters after reset
US6629257B1 (en) * 2000-08-31 2003-09-30 Hewlett-Packard Development Company, L.P. System and method to automatically reset and initialize a clocking subsystem with reset signaling technique
EP1308846B1 (de) * 2001-10-31 2008-10-01 Infineon Technologies AG Datenübertragungseinrichtung
US20050102573A1 (en) 2003-11-03 2005-05-12 Macronix International Co., Ltd. In-circuit configuration architecture for embedded configurable logic array
US7325167B2 (en) * 2004-09-24 2008-01-29 Silicon Laboratories Inc. System and method for using network interface card reset pin as indication of lock loss of a phase locked loop and brownout condition
US7558900B2 (en) * 2004-09-27 2009-07-07 Winbound Electronics Corporation Serial flash semiconductor memory
TW200805144A (en) * 2006-07-06 2008-01-16 Via Tech Inc Method of device initialization and system thereof
US7979616B2 (en) * 2007-06-22 2011-07-12 International Business Machines Corporation System and method for providing a configurable command sequence for a memory interface device
US7624244B2 (en) * 2007-06-22 2009-11-24 International Business Machines Corporation System for providing a slow command decode over an untrained high-speed interface
CN102053842B (zh) * 2009-11-09 2013-07-03 中兴通讯股份有限公司 一种提高boot兼容性的方法及其装置
KR20120076814A (ko) * 2010-12-30 2012-07-10 에스케이하이닉스 주식회사 집적회로 칩, 마스터 칩과 슬레이브 칩을 포함하는 시스템 및 이의 동작방법
CN103257612B (zh) * 2012-02-21 2016-03-16 京微雅格（北京）科技有限公司 一种灵活配置的fpga芯片及其配置方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4860196A (en) * 1986-12-01 1989-08-22 Siemens Aktiengesellschaft High-availability computer system with a support logic for a warm start
EP0356538B1 (en) * 1988-08-27 1993-12-22 International Business Machines Corporation Arrangement in data processing system for system initialization and reset
US5428748A (en) * 1992-09-24 1995-06-27 National Semiconductor Corporation Method and apparatus for automatically configuring a computer peripheral
US5495196A (en) * 1993-05-07 1996-02-27 Xilinx, Inc. User controlled reset circuit with fast recovery
US5544342A (en) * 1993-06-30 1996-08-06 International Business Machines Corporation System and method for prefetching information in a processing system
JPH0745077A (ja) * 1993-08-02 1995-02-14 Nec Corp 記憶装置
US5511182A (en) * 1994-08-31 1996-04-23 Motorola, Inc. Programmable pin configuration logic circuit for providing a chip select signal and related method

Also Published As

Publication number Publication date
US5652844A (en) 1997-07-29
JPH0916292A (ja) 1997-01-17
EP0752655A1 (en) 1997-01-08
KR100381074B1 (ko) 2003-07-23

Similar Documents

Publication Publication Date Title
KR970002661A (ko) 데이타 처리 시스템과 데이타 프로세서를 콘피그하는 방법
US5359717A (en) Microprocessor arranged to access a non-multiplexed interface or a multiplexed peripheral interface
US5483660A (en) Method and apparatus for performing multiplexed and non-multiplexed bus cycles in a data processing system
US5909125A (en) FPGA using RAM control signal lines as routing or logic resources after configuration
US5408611A (en) Auto-switching device for CPU logic circuits
CA2446983A1 (en) Programmable logic device including programmable interface core and central processing unit
US4610004A (en) Expandable four-port register file
US5245582A (en) Memory card circuit with power-down control of access buffer
EP1548607B1 (en) Method of providing a microcontroller having an N-bit data bus width and a number of pins being equal or less than N
EP0401521B1 (en) Semiconductor memory device
US5175831A (en) System register initialization technique employing a non-volatile/read only memory
US4945540A (en) Gate circuit for bus signal lines
EP0366588A2 (en) Memory organization with arrays having an alternate data port facility
US5113093A (en) Semiconductor integrated circuit with multiple operation
KR970062925A (ko) 외부 장치와 인터페이스하는 저 전력 데이터 처리 시스템 및 그것을 위한 방법
US4458163A (en) Programmable architecture logic
US4974205A (en) Josephson memory and read/write circuit
US4646269A (en) Multiple programmable initialize words in a programmable read only memory
US4504926A (en) Mode setting control system
KR970012168A (ko) 외부 장치를 액세스시키는 데이타 처리 시스템 및 외부 장치를 액세스시키는 방법
GB2304433B (en) Semiconductor memory device
US5446859A (en) Register addressing control circuit including a decoder and an index register
US5426432A (en) IC card
KR950012245A (ko) 사용자 설계 회로를 갖는 단일 칩 마이크로컴퓨터
EP0855105A1 (en) Self-configuring bus

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130325

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee