JPH0997839A - 機能選択が可能な集積回路およびその機能選択方法 - Google Patents
機能選択が可能な集積回路およびその機能選択方法Info
- Publication number
- JPH0997839A JPH0997839A JP7251084A JP25108495A JPH0997839A JP H0997839 A JPH0997839 A JP H0997839A JP 7251084 A JP7251084 A JP 7251084A JP 25108495 A JP25108495 A JP 25108495A JP H0997839 A JPH0997839 A JP H0997839A
- Authority
- JP
- Japan
- Prior art keywords
- level
- logic
- function selection
- function
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 機能選択が可能な集積回路の端子数を削減す
る。 【解決手段】 集積回路１０の外部に取り付けられ機能
選択端子１１は、論理“Ｌ”レベル、論理“Ｈ”レベ
ル、および論理“Ｍ”レベルの中の一つを設定レベルＶ
s として集積回路１０に入力する。抵抗分圧回路１２
は、論理“Ｌ”レベルと論理“Ｍ”レベルとの間の第１
の閾値レベルＶth1 と、論理“Ｍ”レベルと論理“Ｈ”
レベルとの間の第２の閾値レベルＶth2 とを発生する。
第１の比較器１３は、設定レベルＶs と第１の閾値レベ
ルＶth1 とを比較して、第１の機能選択用入力レベルＶ
in1 を出力する。第２の比較器１４は、設定レベルＶs
と第２の閾値レベルＶth2 とを比較して、第２の機能選
択用入力レベルＶin2 を出力する。第１の機能選択回路
１５は第１の機能選択用入力レベルＶin1 を入力し、第
２の機能選択回路１６は第２の機能選択用入力レベルＶ
in2 を入力する。
る。 【解決手段】 集積回路１０の外部に取り付けられ機能
選択端子１１は、論理“Ｌ”レベル、論理“Ｈ”レベ
ル、および論理“Ｍ”レベルの中の一つを設定レベルＶ
s として集積回路１０に入力する。抵抗分圧回路１２
は、論理“Ｌ”レベルと論理“Ｍ”レベルとの間の第１
の閾値レベルＶth1 と、論理“Ｍ”レベルと論理“Ｈ”
レベルとの間の第２の閾値レベルＶth2 とを発生する。
第１の比較器１３は、設定レベルＶs と第１の閾値レベ
ルＶth1 とを比較して、第１の機能選択用入力レベルＶ
in1 を出力する。第２の比較器１４は、設定レベルＶs
と第２の閾値レベルＶth2 とを比較して、第２の機能選
択用入力レベルＶin2 を出力する。第１の機能選択回路
１５は第１の機能選択用入力レベルＶin1 を入力し、第
２の機能選択回路１６は第２の機能選択用入力レベルＶ
in2 を入力する。
Description
【０００１】
【発明の属する技術分野】本発明は機能選択が可能な集
積回路およびその機能選択方法に関する。
積回路およびその機能選択方法に関する。
【０００２】
【従来の技術】集積回路（ＩＣ）には、外部に取り付け
られた機能選択端子から設定されるレベルによって種々
の機能を選択できるようにしたものが知られている。こ
のような機能選択が可能な集積回路は、内部に機能選択
回路を含み、この機能選択回路に入力する信号（入力レ
ベル）が論理“Ｈ”レベルであるか論理“Ｌ”レベルで
あるかによって、集積回路の機能を選択することができ
る。
られた機能選択端子から設定されるレベルによって種々
の機能を選択できるようにしたものが知られている。こ
のような機能選択が可能な集積回路は、内部に機能選択
回路を含み、この機能選択回路に入力する信号（入力レ
ベル）が論理“Ｈ”レベルであるか論理“Ｌ”レベルで
あるかによって、集積回路の機能を選択することができ
る。
【０００３】図２を参照して、従来の機能選択が可能な
集積回路およびその機能選択方法について説明する。図
２に示されるように、従来の機能選択が可能な集積回路
２０は、集積回路２０の外部に取り付けられた一つの機
能選択端子２１と、集積回路２０の内部に設けられた機
能選択回路２２とを有する。機能選択端子２１は、直
接、機能選択回路２２の入力端子２２ａに接続されてい
る。
集積回路およびその機能選択方法について説明する。図
２に示されるように、従来の機能選択が可能な集積回路
２０は、集積回路２０の外部に取り付けられた一つの機
能選択端子２１と、集積回路２０の内部に設けられた機
能選択回路２２とを有する。機能選択端子２１は、直
接、機能選択回路２２の入力端子２２ａに接続されてい
る。
【０００４】次に、図２を参照して、従来の機能選択方
法について説明する。機能選択端子２１より、論理
“Ｈ”レベルおよび論理“Ｌ”レベルの一つを設定レベ
ルＶs として集積回路２０に入力する。この例では、機
能選択端子２１を接地端子に接続することにより、論理
“Ｌ”レベルが設定レベルＶs として集積回路２０に入
力し、機能選択端子２１を電源電圧Ｖcc（例えば、Ｖcc
＝５Ｖ）の電源端子２３に接続することにより、論理
“Ｈ”レベルが設定レベルＶs として集積回路２０に入
力する。この設定レベルＶs は、直接、入力レベルＶin
として機能選択回路２２に供給される。機能選択回路２
２は、入力レベルＶinが論理“Ｌ”レベルのときは、集
積回路２０を通常の動作モードで動作させ、入力レベル
Ｖinが論理“Ｈ”レベルのときは、集積回路２０を所定
の機能を実現する機能モードで動作させる。
法について説明する。機能選択端子２１より、論理
“Ｈ”レベルおよび論理“Ｌ”レベルの一つを設定レベ
ルＶs として集積回路２０に入力する。この例では、機
能選択端子２１を接地端子に接続することにより、論理
“Ｌ”レベルが設定レベルＶs として集積回路２０に入
力し、機能選択端子２１を電源電圧Ｖcc（例えば、Ｖcc
＝５Ｖ）の電源端子２３に接続することにより、論理
“Ｈ”レベルが設定レベルＶs として集積回路２０に入
力する。この設定レベルＶs は、直接、入力レベルＶin
として機能選択回路２２に供給される。機能選択回路２
２は、入力レベルＶinが論理“Ｌ”レベルのときは、集
積回路２０を通常の動作モードで動作させ、入力レベル
Ｖinが論理“Ｈ”レベルのときは、集積回路２０を所定
の機能を実現する機能モードで動作させる。
【０００５】このように、従来の機能選択方法では、機
能選択端子２１で設定された２値の設定レベルＶs が、
直接、機能選択回路２２の入力レベルＶinとして供給さ
れている。このような構成により、集積回路２０を、通
常モード或いは機能モードで動作させることができる。
すなわち、従来の機能選択方法では、１つの機能選択端
子２１に１つの機能を割り付けている。
能選択端子２１で設定された２値の設定レベルＶs が、
直接、機能選択回路２２の入力レベルＶinとして供給さ
れている。このような構成により、集積回路２０を、通
常モード或いは機能モードで動作させることができる。
すなわち、従来の機能選択方法では、１つの機能選択端
子２１に１つの機能を割り付けている。
【０００６】
【発明が解決しようとする課題】したがって、従来の機
能選択方法では、機能選択が可能な集積回路は、その選
択可能な機能の数に比例した数の機能選択端子が必要と
なる。そのため、集積回路の端子数が増加し、集積回路
が高価になるという問題がある。
能選択方法では、機能選択が可能な集積回路は、その選
択可能な機能の数に比例した数の機能選択端子が必要と
なる。そのため、集積回路の端子数が増加し、集積回路
が高価になるという問題がある。
【０００７】したがって、本発明の課題は、上述した従
来の問題点に鑑み、１つの機能選択端子で２つの機能を
選択可能な集積回路およびその機能選択方法を提供する
ことにある。
来の問題点に鑑み、１つの機能選択端子で２つの機能を
選択可能な集積回路およびその機能選択方法を提供する
ことにある。
【０００８】本発明の他の課題は、機能選択端子の数を
削減した安価な、機能選択が可能な集積回路およびその
機能選択方法を提供することにある。
削減した安価な、機能選択が可能な集積回路およびその
機能選択方法を提供することにある。
【０００９】本発明のさらに他の課題は、より多くの機
能を追加できる、機能選択が可能な集積回路およびその
機能選択方法を提供することにある。
能を追加できる、機能選択が可能な集積回路およびその
機能選択方法を提供することにある。
【００１０】
【課題を解決するための手段】本発明によれば、機能選
択が可能な集積回路の機能を選択する方法において、集
積回路の外部に設けられた一つの機能選択端子より、論
理“Ｌ”レベル、論理“Ｈ”レベル、およびこれら論理
“Ｌ”レベルと論理“Ｈ”レベルの中間のレベルを示す
論理“Ｍ”レベルの中の一つを設定レベルとして集積回
路に入力するステップと、設定レベルと、論理“Ｌ”レ
ベルと論理“Ｍ”レベルとの間の第１の閾値レベルとを
比較して、第１の機能選択用入力レベルを第１の機能選
択回路へ供給するステップと、設定レベルと、論理
“Ｍ”レベルと論理“Ｈ”レベルとの間の第２の閾値レ
ベルとを比較して、第２の機能選択用入力レベルを第２
の機能選択回路へ供給するステップとを含む機能選択が
可能な集積回路の機能選択方法が得られる。
択が可能な集積回路の機能を選択する方法において、集
積回路の外部に設けられた一つの機能選択端子より、論
理“Ｌ”レベル、論理“Ｈ”レベル、およびこれら論理
“Ｌ”レベルと論理“Ｈ”レベルの中間のレベルを示す
論理“Ｍ”レベルの中の一つを設定レベルとして集積回
路に入力するステップと、設定レベルと、論理“Ｌ”レ
ベルと論理“Ｍ”レベルとの間の第１の閾値レベルとを
比較して、第１の機能選択用入力レベルを第１の機能選
択回路へ供給するステップと、設定レベルと、論理
“Ｍ”レベルと論理“Ｈ”レベルとの間の第２の閾値レ
ベルとを比較して、第２の機能選択用入力レベルを第２
の機能選択回路へ供給するステップとを含む機能選択が
可能な集積回路の機能選択方法が得られる。
【００１１】また、本発明によれば、機能選択が可能な
集積回路において、集積回路の外部に取り付けられ、論
理“Ｌ”レベル、論理“Ｈ”レベル、およびこれら論理
“Ｌ”レベルと論理“Ｈ”レベルの中間のレベルを示す
論理“Ｍ”レベルの中の一つを設定レベルとして集積回
路に入力するための機能選択端子と、論理“Ｌ”レベル
と論理“Ｍ”レベルとの間の第１の閾値レベルを発生す
る第１の閾値レベル発生手段と、論理“Ｍ”レベルと論
理“Ｈ”レベルとの間の第２の閾値レベルを発生する第
２の閾値レベル発生手段と、設定レベルと第１の閾値レ
ベルとを比較して、第１の機能選択用入力レベルを出力
する第１の比較器と、設定レベルと第２の閾値レベルと
を比較して、第２の機能選択用入力レベルを出力する第
２の比較器と、第１の機能選択用入力レベルを入力する
第１の機能選択回路と、第２の機能選択用入力レベルを
入力する第２の機能選択回路とを有することを特徴とす
る機能選択が可能な集積回路が得られる。
集積回路において、集積回路の外部に取り付けられ、論
理“Ｌ”レベル、論理“Ｈ”レベル、およびこれら論理
“Ｌ”レベルと論理“Ｈ”レベルの中間のレベルを示す
論理“Ｍ”レベルの中の一つを設定レベルとして集積回
路に入力するための機能選択端子と、論理“Ｌ”レベル
と論理“Ｍ”レベルとの間の第１の閾値レベルを発生す
る第１の閾値レベル発生手段と、論理“Ｍ”レベルと論
理“Ｈ”レベルとの間の第２の閾値レベルを発生する第
２の閾値レベル発生手段と、設定レベルと第１の閾値レ
ベルとを比較して、第１の機能選択用入力レベルを出力
する第１の比較器と、設定レベルと第２の閾値レベルと
を比較して、第２の機能選択用入力レベルを出力する第
２の比較器と、第１の機能選択用入力レベルを入力する
第１の機能選択回路と、第２の機能選択用入力レベルを
入力する第２の機能選択回路とを有することを特徴とす
る機能選択が可能な集積回路が得られる。
【００１２】上記機能選択が可能な集積回路において、
第１および第２の閾値レベル発生手段が、電源電圧を分
圧する１つの抵抗分圧手段で構成されることが望まし
い。
第１および第２の閾値レベル発生手段が、電源電圧を分
圧する１つの抵抗分圧手段で構成されることが望まし
い。
【００１３】
【発明の実施の形態】以下、図面を参照して、本発明の
実施の形態について詳細に説明する。
実施の形態について詳細に説明する。
【００１４】図１を参照すると、本発明の一実施形態に
よる機能選択が可能な集積回路１０は、集積回路１０の
外部に取り付けられた機能選択端子１１と、閾値レベル
設定用の抵抗分圧回路１２と、第１および第２の比較器
１３および１４と、第１および第２の機能選択回路１５
および１６とを有する。
よる機能選択が可能な集積回路１０は、集積回路１０の
外部に取り付けられた機能選択端子１１と、閾値レベル
設定用の抵抗分圧回路１２と、第１および第２の比較器
１３および１４と、第１および第２の機能選択回路１５
および１６とを有する。
【００１５】機能選択端子１１は、論理“Ｌ”レベル、
論理“Ｈ”レベル、およびこれら論理“Ｌ”レベルと論
理“Ｈ”レベルの中間のレベルを示す論理“Ｍ”レベル
の中の一つを設定レベルＶs として集積回路１０に入力
するためものである。本例において、機能選択端子１１
を接地端子に接続することにより、論理“Ｌ”レベルが
設定レベルＶs として集積回路１０に入力し、機能選択
端子１１を電源電圧Ｖcc（例えば、Ｖcc＝５Ｖ）の電源
端子１７に接続することにより、論理“Ｈ”レベルが設
定レベルＶs として集積回路１０に入力し、機能選択端
子１１をオープンにする（すなわち、接地端子と電源端
子１７のいずれにも接続しない状態にする）ことによ
り、論理“Ｍ”レベルが設定レベルＶs として集積回路
１０に入力する。したがって、設定レベルＶs は接地電
圧（論理“Ｌ”レベル）、電源電圧（論理“Ｈ”レベ
ル）、および中間電圧（論理“Ｍ”レベル）のいずれか
をとる。接地電圧は０Ｖ、電源電圧Ｖccは５Ｖであり、
中間電圧は０．８〜４．２Ｖの範囲の電圧である。
論理“Ｈ”レベル、およびこれら論理“Ｌ”レベルと論
理“Ｈ”レベルの中間のレベルを示す論理“Ｍ”レベル
の中の一つを設定レベルＶs として集積回路１０に入力
するためものである。本例において、機能選択端子１１
を接地端子に接続することにより、論理“Ｌ”レベルが
設定レベルＶs として集積回路１０に入力し、機能選択
端子１１を電源電圧Ｖcc（例えば、Ｖcc＝５Ｖ）の電源
端子１７に接続することにより、論理“Ｈ”レベルが設
定レベルＶs として集積回路１０に入力し、機能選択端
子１１をオープンにする（すなわち、接地端子と電源端
子１７のいずれにも接続しない状態にする）ことによ
り、論理“Ｍ”レベルが設定レベルＶs として集積回路
１０に入力する。したがって、設定レベルＶs は接地電
圧（論理“Ｌ”レベル）、電源電圧（論理“Ｈ”レベ
ル）、および中間電圧（論理“Ｍ”レベル）のいずれか
をとる。接地電圧は０Ｖ、電源電圧Ｖccは５Ｖであり、
中間電圧は０．８〜４．２Ｖの範囲の電圧である。
【００１６】抵抗分圧回路１２は、電源端子１７と接地
端子との間に直列に接続された３個の抵抗Ｒ1 ，Ｒ2 ，
およびＲ3 から構成されている。抵抗分圧回路１２は、
論理“Ｌ”レベルと論理“Ｍ”レベルとの間の第１の閾
値レベルＶth1 と、論理“Ｍ”レベルと論理“Ｈ”レベ
ルとの間の第２の閾値レベルＶth2 とを発生する。本例
では、第１の閾値レベルＶth1 は０．８Ｖに等しく、第
２の閾値レベルＶth2は４．２Ｖに等しい。
端子との間に直列に接続された３個の抵抗Ｒ1 ，Ｒ2 ，
およびＲ3 から構成されている。抵抗分圧回路１２は、
論理“Ｌ”レベルと論理“Ｍ”レベルとの間の第１の閾
値レベルＶth1 と、論理“Ｍ”レベルと論理“Ｈ”レベ
ルとの間の第２の閾値レベルＶth2 とを発生する。本例
では、第１の閾値レベルＶth1 は０．８Ｖに等しく、第
２の閾値レベルＶth2は４．２Ｖに等しい。
【００１７】第１の比較器１３は機能選択端子１１と抵
抗分圧回路１２とに接続されている。第１の比較器１３
は、設定レベルＶs と第１の閾値レベルＶth1 とを比較
して、第１の機能選択用入力レベルＶin1 を出力する。
設定レベルＶs が第１の閾値レベルＶth1 より低いと
き、第１の比較器１３は第１の機能選択用入力レベルＶ
in1 として論理“Ｌ”レベル（０Ｖ）を出力する。設定
レベルＶs が第１の閾値レベルＶth1 より高いとき、第
１の比較器１３は第１の機能選択用入力レベルＶin1 と
して論理“Ｈ”レベル（５Ｖ）を出力する。
抗分圧回路１２とに接続されている。第１の比較器１３
は、設定レベルＶs と第１の閾値レベルＶth1 とを比較
して、第１の機能選択用入力レベルＶin1 を出力する。
設定レベルＶs が第１の閾値レベルＶth1 より低いと
き、第１の比較器１３は第１の機能選択用入力レベルＶ
in1 として論理“Ｌ”レベル（０Ｖ）を出力する。設定
レベルＶs が第１の閾値レベルＶth1 より高いとき、第
１の比較器１３は第１の機能選択用入力レベルＶin1 と
して論理“Ｈ”レベル（５Ｖ）を出力する。
【００１８】同様に、第２の比較器１４は機能選択端子
１１と抵抗分圧回路１２とに接続されている。第２の比
較器１４は、設定レベルＶs と第２の閾値レベルＶth2
とを比較して、第２の機能選択用入力レベルＶin2 を出
力する。設定レベルＶs が第２の閾値レベルＶth2 より
低いとき、第２の比較器１４は第２の機能選択用入力レ
ベルＶin2 として論理“Ｌ”レベルを出力する。設定レ
ベルＶs が第２の閾値レベルＶth2 より高いとき、第２
の比較器１４は第２の機能選択用入力レベルＶin2 とし
て論理“Ｈ”レベルを出力する。
１１と抵抗分圧回路１２とに接続されている。第２の比
較器１４は、設定レベルＶs と第２の閾値レベルＶth2
とを比較して、第２の機能選択用入力レベルＶin2 を出
力する。設定レベルＶs が第２の閾値レベルＶth2 より
低いとき、第２の比較器１４は第２の機能選択用入力レ
ベルＶin2 として論理“Ｌ”レベルを出力する。設定レ
ベルＶs が第２の閾値レベルＶth2 より高いとき、第２
の比較器１４は第２の機能選択用入力レベルＶin2 とし
て論理“Ｈ”レベルを出力する。
【００１９】第１の機能選択回路１５は、第１の機能選
択用入力レベルＶin1 を入力する第１の入力端子１５ａ
を有する。同様に、第２の機能選択回路１６は、第２の
機能選択用入力レベルＶin2 を入力する第２の入力端子
１６ａを有する。
択用入力レベルＶin1 を入力する第１の入力端子１５ａ
を有する。同様に、第２の機能選択回路１６は、第２の
機能選択用入力レベルＶin2 を入力する第２の入力端子
１６ａを有する。
【００２０】次に、図１を参照して、本実施形態の機能
選択方法について説明する。最初に、機能選択端子１１
を接地することにより、設定レベルとして論理“Ｌ”レ
ベルを集積回路１０に入力した場合の動作について説明
する。この場合、第１および第２の比較器１３および１
４は、第１および第２の機能選択用入力レベルＶin1お
よびＶin2 として両方とも論理“Ｌ”レベルを出力す
る。第１および第２の機能選択回路１５および１６には
共に論理“Ｌ”レベルが入力するので、集積回路１０は
通常の動作モードで動作する。
選択方法について説明する。最初に、機能選択端子１１
を接地することにより、設定レベルとして論理“Ｌ”レ
ベルを集積回路１０に入力した場合の動作について説明
する。この場合、第１および第２の比較器１３および１
４は、第１および第２の機能選択用入力レベルＶin1お
よびＶin2 として両方とも論理“Ｌ”レベルを出力す
る。第１および第２の機能選択回路１５および１６には
共に論理“Ｌ”レベルが入力するので、集積回路１０は
通常の動作モードで動作する。
【００２１】機能選択端子１１をオープンにして、設定
レベルとして論理“Ｍ”レベルを集積回路１０に入力し
たとする。この場合、第１の比較器１３は第１の機能選
択用入力レベルＶin1 として論理“Ｈ”レベルを出力
し、第２の比較器１４は第２の機能選択用入力レベルＶ
in2 として論理“Ｌ”レベルを出力する。第１の機能選
択回路１５にのみ論理“Ｈ”レベルが入力するので、集
積回路１０は第１の機能を実現する第１の機能モードで
動作する。
レベルとして論理“Ｍ”レベルを集積回路１０に入力し
たとする。この場合、第１の比較器１３は第１の機能選
択用入力レベルＶin1 として論理“Ｈ”レベルを出力
し、第２の比較器１４は第２の機能選択用入力レベルＶ
in2 として論理“Ｌ”レベルを出力する。第１の機能選
択回路１５にのみ論理“Ｈ”レベルが入力するので、集
積回路１０は第１の機能を実現する第１の機能モードで
動作する。
【００２２】機能選択端子１１を電源端子１７に接続し
て、設定レベルとして論理“Ｈ”レベルを集積回路１０
に入力したとする。この場合、第１および第２の比較器
１３および１４は、第１および第２の機能選択用入力レ
ベルＶin1 およびＶin2 として両方とも論理“Ｈ”レベ
ルを出力する。第１および第２の機能選択回路１５およ
び１６の両方に論理“Ｈ”レベルが入力するので、集積
回路１０は第２の機能を実現する第２の機能モードで動
作する。
て、設定レベルとして論理“Ｈ”レベルを集積回路１０
に入力したとする。この場合、第１および第２の比較器
１３および１４は、第１および第２の機能選択用入力レ
ベルＶin1 およびＶin2 として両方とも論理“Ｈ”レベ
ルを出力する。第１および第２の機能選択回路１５およ
び１６の両方に論理“Ｈ”レベルが入力するので、集積
回路１０は第２の機能を実現する第２の機能モードで動
作する。
【００２３】このように、本発明の機能選択方法では、
機能選択端子１１で設定された３値の設定レベルを入力
しているので、集積回路１０を、通常モード、第１の機
能モード、或いは第２の機能モードで動作させることが
できる。すなわち、本発明の機能選択方法では、１つの
機能選択端子に２つの機能を割り付けている。
機能選択端子１１で設定された３値の設定レベルを入力
しているので、集積回路１０を、通常モード、第１の機
能モード、或いは第２の機能モードで動作させることが
できる。すなわち、本発明の機能選択方法では、１つの
機能選択端子に２つの機能を割り付けている。
【００２４】したがって、本発明の機能選択方法では、
機能選択が可能な集積回路は、その選択可能な機能の数
の半分の数の機能選択端子があれば良い。たとえば、集
積回路の機能の数が６であれば、機能選択端子の数は３
で済む。そのため、集積回路の端子数を削減でき、集積
回路を安価にできる。これにより、端子数を増やすこと
なく、より多くの機能を集積回路に追加することができ
る。
機能選択が可能な集積回路は、その選択可能な機能の数
の半分の数の機能選択端子があれば良い。たとえば、集
積回路の機能の数が６であれば、機能選択端子の数は３
で済む。そのため、集積回路の端子数を削減でき、集積
回路を安価にできる。これにより、端子数を増やすこと
なく、より多くの機能を集積回路に追加することができ
る。
【００２５】本発明は上述した実施形態に限定せず、本
発明の趣旨を逸脱しない範囲内で種々の変更・変形が可
能なのは勿論である。
発明の趣旨を逸脱しない範囲内で種々の変更・変形が可
能なのは勿論である。
【００２６】
【発明の効果】以上の説明から明らかなように、本発明
によれば、機能選択端子から３値の設定レベルを入力し
ているので、１つの機能選択端子に２つの機能を割り付
けることができる。したがって、機能選択端子の数を機
能の数の半分まで減らすことができる。これにより、集
積回路の端子数を削減でき、集積回路を安価に提供でき
る。また、端子数を増やすことなく、より多くの機能を
集積回路に追加することができる。
によれば、機能選択端子から３値の設定レベルを入力し
ているので、１つの機能選択端子に２つの機能を割り付
けることができる。したがって、機能選択端子の数を機
能の数の半分まで減らすことができる。これにより、集
積回路の端子数を削減でき、集積回路を安価に提供でき
る。また、端子数を増やすことなく、より多くの機能を
集積回路に追加することができる。
【図１】本発明の一実施形態による機能選択が可能な集
積回路の構成を示すブロック図である。
積回路の構成を示すブロック図である。
【図２】従来の機能選択が可能な集積回路の構成を示す
ブロック図である。
ブロック図である。
１０ 集積回路 １１ 機能選択端子 １２ 抵抗分圧回路 １３，１４ 比較器 １５，１６ 機能選択回路 １７ 電源端子 ２０ 集積回路 ２１ 機能選択端子 ２２ 機能選択回路 ２３ 電源端子
Claims (3)
- 【請求項１】 機能選択が可能な集積回路の機能を選択
する方法において、 前記集積回路の外部に設けられた一つの機能選択端子よ
り、論理“Ｌ”レベル、論理“Ｈ”レベル、およびこれ
ら論理“Ｌ”レベルと論理“Ｈ”レベルの中間のレベル
を示す論理“Ｍ”レベルの中の一つを設定レベルとして
前記集積回路に入力するステップと、 前記設定レベルと、前記論理“Ｌ”レベルと前記論理
“Ｍ”レベルとの間の第１の閾値レベルとを比較して、
第１の機能選択用入力レベルを第１の機能選択回路へ供
給するステップと、 前記設定レベルと、前記論理“Ｍ”レベルと前記論理
“Ｈ”レベルとの間の第２の閾値レベルとを比較して、
第２の機能選択用入力レベルを第２の機能選択回路へ供
給するステップとを含む機能選択が可能な集積回路の機
能選択方法。 - 【請求項２】 機能選択が可能な集積回路において、 前記集積回路の外部に取り付けられ、論理“Ｌ”レベ
ル、論理“Ｈ”レベル、およびこれら論理“Ｌ”レベル
と論理“Ｈ”レベルの中間のレベルを示す論理“Ｍ”レ
ベルの中の一つを設定レベルとして前記集積回路に入力
するための機能選択端子と、 前記論理“Ｌ”レベルと前記論理“Ｍ”レベルとの間の
第１の閾値レベルを発生する第１の閾値レベル発生手段
と、 前記論理“Ｍ”レベルと前記論理“Ｈ”レベルとの間の
第２の閾値レベルを発生する第２の閾値レベル発生手段
と、 前記設定レベルと前記第１の閾値レベルとを比較して、
第１の機能選択用入力レベルを出力する第１の比較器
と、 前記設定レベルと前記第２の閾値レベルとを比較して、
第２の機能選択用入力レベルを出力する第２の比較器
と、 前記第１の機能選択用入力レベルを入力する第１の機能
選択回路と、 前記第２の機能選択用入力レベルを入力する第２の機能
選択回路とを有することを特徴とする機能選択が可能な
集積回路。 - 【請求項３】 前記第１および第２の閾値レベル発生手
段が、電源電圧を分圧する１つの抵抗分圧手段で構成さ
れている、請求項２記載の機能選択が可能な集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25108495A JP3636232B2 (ja) | 1995-09-28 | 1995-09-28 | 機能選択が可能な集積回路およびその機能選択方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25108495A JP3636232B2 (ja) | 1995-09-28 | 1995-09-28 | 機能選択が可能な集積回路およびその機能選択方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0997839A true JPH0997839A (ja) | 1997-04-08 |
| JP3636232B2 JP3636232B2 (ja) | 2005-04-06 |
Family
ID=17217409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25108495A Expired - Fee Related JP3636232B2 (ja) | 1995-09-28 | 1995-09-28 | 機能選択が可能な集積回路およびその機能選択方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3636232B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5952800A (en) * | 1998-02-16 | 1999-09-14 | Mitsumi Electric Co., Ltd. | Integrated circuit for a flexible disk drive capable of always recognizing a correct function |
| US6150651A (en) * | 1998-01-27 | 2000-11-21 | Mitsumi Electric Co., Ltd. | Photointerrupter driving circuit capable of decreasing the number of parts |
| US6747831B2 (en) | 1999-12-22 | 2004-06-08 | Mitsumi Electric Co., Ltd. | Floppy disk drive and frame structure therefor |
| US6891293B2 (en) | 2001-10-23 | 2005-05-10 | Mitsumi Electric Co., Ltd. | Flexible disk drive with a gap between a main frame and a permanent magnet of a rotor so that the rotor does not fall although the rotor is upended to a stator |
| US6906891B2 (en) | 2002-03-13 | 2005-06-14 | Mitsumi Electric Co., Ltd. | Flexible disk drive having a frame structure comprising a main frame and a sub-frame of a lower cover |
| US6943983B2 (en) | 2001-08-22 | 2005-09-13 | Mitsumi Electric Co., Ltd. | Flexible disk drive including sub circuit board with a hall element mounted thereon |
| US6950262B2 (en) | 2001-10-02 | 2005-09-27 | Mitsumi Electric Co., Ltd. | Flexible disk drive control method capable of preventing a seek error from occurring |
| US7112956B2 (en) | 2003-06-02 | 2006-09-26 | Mitsumi Electric Co., Ltd. | Method of generating an index signal with reduced parts |
| US7148503B2 (en) | 2000-10-05 | 2006-12-12 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device, function setting method thereof, and evaluation method thereof |
| US7271980B2 (en) | 2004-06-24 | 2007-09-18 | Mitsumi Electric Co., Ltd. | Disk chucking mechanism having a fan-shaped driving pin |
-
1995
- 1995-09-28 JP JP25108495A patent/JP3636232B2/ja not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6150651A (en) * | 1998-01-27 | 2000-11-21 | Mitsumi Electric Co., Ltd. | Photointerrupter driving circuit capable of decreasing the number of parts |
| US5952800A (en) * | 1998-02-16 | 1999-09-14 | Mitsumi Electric Co., Ltd. | Integrated circuit for a flexible disk drive capable of always recognizing a correct function |
| US6747831B2 (en) | 1999-12-22 | 2004-06-08 | Mitsumi Electric Co., Ltd. | Floppy disk drive and frame structure therefor |
| US7148503B2 (en) | 2000-10-05 | 2006-12-12 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device, function setting method thereof, and evaluation method thereof |
| US6943983B2 (en) | 2001-08-22 | 2005-09-13 | Mitsumi Electric Co., Ltd. | Flexible disk drive including sub circuit board with a hall element mounted thereon |
| US6950262B2 (en) | 2001-10-02 | 2005-09-27 | Mitsumi Electric Co., Ltd. | Flexible disk drive control method capable of preventing a seek error from occurring |
| US6891293B2 (en) | 2001-10-23 | 2005-05-10 | Mitsumi Electric Co., Ltd. | Flexible disk drive with a gap between a main frame and a permanent magnet of a rotor so that the rotor does not fall although the rotor is upended to a stator |
| US6906891B2 (en) | 2002-03-13 | 2005-06-14 | Mitsumi Electric Co., Ltd. | Flexible disk drive having a frame structure comprising a main frame and a sub-frame of a lower cover |
| US7112956B2 (en) | 2003-06-02 | 2006-09-26 | Mitsumi Electric Co., Ltd. | Method of generating an index signal with reduced parts |
| US7271980B2 (en) | 2004-06-24 | 2007-09-18 | Mitsumi Electric Co., Ltd. | Disk chucking mechanism having a fan-shaped driving pin |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3636232B2 (ja) | 2005-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4783607A (en) | TTL/CMOS compatible input buffer with Schmitt trigger | |
| US5889419A (en) | Differential comparison circuit having improved common mode range | |
| JPH0997839A (ja) | 機能選択が可能な集積回路およびその機能選択方法 | |
| US4779009A (en) | Master-slave type flip-flop circuit | |
| US5598110A (en) | Detector circuit for use with tri-state logic devices | |
| US4435654A (en) | Output level adjustment means for low fanout ECL lacking emitter follower output | |
| JP3436400B2 (ja) | 半導体集積回路装置 | |
| US5170079A (en) | Collector dot and circuit with latched comparator | |
| US5281871A (en) | Majority logic circuit | |
| US4727265A (en) | Semiconductor circuit having a current switch circuit which imparts a latch function to an input buffer for generating high amplitude signals | |
| JP2607538B2 (ja) | 加算回路 | |
| US4613774A (en) | Unitary multiplexer-decoder circuit | |
| JP2601223B2 (ja) | 同時双方向入出力バッファ | |
| JPH08139689A (ja) | 信号受信装置 | |
| EP0740417B1 (en) | Input circuit and semiconductor integrated circuit device including same | |
| WO1993022837A1 (en) | Self-compensating voltage level shifting circuit | |
| JP2508172B2 (ja) | コントロ―ラの入力回路 | |
| JPH0686458A (ja) | 電源選択回路 | |
| JP3299387B2 (ja) | 入力判別回路 | |
| JPH07115361A (ja) | 条件設定回路 | |
| JPH07174829A (ja) | 半導体集積回路 | |
| JPS58114238A (ja) | 全加算器 | |
| JPH0537331A (ja) | 多段論理回路 | |
| KR930005167Y1 (ko) | 모드제어논리 스위치 회로 | |
| JPH0690142A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041215 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041228 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080114 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |