SE501296C2 - Signalbearbetande enhet med intern klocksignal - Google Patents

Description

501 296 2 men mottagna signaler behöver inte uppvisa denna exakta synkronism, men måste ändå vara klart relaterade till klocksignalens pulser och därigenom systemrelaterade.

Vanligtvis samtliga, men i vart fall någon eller några, av de utförda signalbehandlande åtgärderna kräver en närvaro av en klocksignals klockpulser.

Vidare får uppfinningen en speciellt lämplig tillämpning när klocksignalen och/eller dess klockpulser har en frekvens överstigande 100 Mb/s eller MHz.

TEKNIKENS TIDIGARE STÅNDPUNKT.

Signalbehandlande enheter, av inledningsvis angivet generellt slag och för det ovan angivna tekniska området, är tidigare kända i ett stort antal utföringsformer.

Enär föreliggande uppfinning förväntas få en speciellt lämplig tillämpning när signalerna utgöres av datapaket kommer den efterföljande beskrivningen i förenklande syfte att begränsa sig till en multiplexerande eller demulti- plexerande enhet, anpassad för datapaket.

Såsom en mera speciell tillämpning kan nämnas att en sådan multiplexerande/demultiplexerande enhet kan ingå i termi- neringsenheter för inom telekommunikationstekniken använd- bara väljarenheter.

Vid ett utnyttjande utav en sådan enhets multiplexerande funktion skall emottagna dataceller, uppträdande samtidigt på ett antal ledningar, med en första hastighet, serie- parallell-omvandlas, via en styrlogik, parallell-lagras i ett minnne och via buffertkretsar och parallall-serie- omvandlare samt klockpulsomvandlare utmatas med en andra högre hastighet. Hastighetsförändringar mellan standardi- serade överföringshastigheter, 155 Mb/s och 622 Mb/s, är inte ovanliga. 501 296 3 Inom sådana enheter sker enligt känd teknik en enhetsin- tern signalbehandling av emottagna signaler, vilka stän- digt tidsmässigt justeras för att uppträda tillräckligt noggrant relaterade till en systemstyrande klocksignals klockpulser, alstrade i en masterklocka.

Ett ständigt återkommande problem, vid signalbehandling inom dessa enheter, är att signalernas bitpositioner alltid tidsmässigt mäste ligga i fas med klocksignalens klockpulser och att ofta uppträder mellan dessa smärre tidsdiskrepanser, som måste justeras och korrigeras via kontrollkretsar, Det är därvid känt att via speciella kretsar kunna skapa sådana förutsättningar att datasignalernas bitpositioner kan förskjutas (fördröjas) något tidsmässigt mot exakt synkronism med de systemstyrande klockpulserna, före, under och/eller efter den interna signalbehandlingen.

Det är också känt att en sådan bitpositionsanpassning, med en tidsmässig förskjutning av bitpositionernas tidsläge mot exakt synkronism, kräver omfattande konstruktions- arbete.

Vidare blir erforderlig kretslösning för denna typ av synkroniserande åtgärder, att medelst anpassbara bitposi- tionsfördröjande medel skapa förutsättningar för synkro- nism mellan bitpositionerna och synkroniseringspulserna, energikrävande och utvecklar hög effekt och kräver därtill en stor kiselyta pá en kiselbärare.

Principen för dessa åtgärder kräver smá gränser för hur mycket de enskilda bitpositionerna kan korrigeras och belastas med olägenheter att härav följer varierande fördröjning av tidsavsnitten för bitpositionerna. lu-:nocönznsz Föa Fönnmccnnnr: upmunnnzc 501 296 4 TEKNISKT PROBLEM Under beaktande av teknikens tidigare ståndpunkt, såsom den beskrivits ovan, torde det få anses vara ett tekniskt problem att kunna inse fördelarna med att helt kunna avstå från en enhetsintern synkronisering till den system- styrande klocksignalens klockpulser, d.v.s. masterklockans tidsbestämmande klockpulser, under utförandet utav de interna signalbehandlande åtgärderna och ändå skapa förutsättningar för att få varje utgående signal, med sina bitpositioner, på en enheten tillhörig utgångsförbindelse, i en exakt synkronism med nämnda masterklockas klockpul- ser.

Det synes ävenledes vara ett tekniskt problem att kunna inse betydelsen utav att å ena sidan faktiskt kunna ac- ceptera att inkommande signalers bitpositioner icke nöd- vändigtvis behöver vara i exakt synkronism med master- klockans klockpulser men å andra sidan ändå kunna garan tera att signalen korrekt kan bearbetas och behandlas i enheten och lämna enheten i en exakt synkronism med mas- terklockans klockpulser.

Det är därjämte ett tekniskt problem att kunna inse betydelsen utav att för en enhetsintern bearbetning av emottagna signaler utnyttja en ”fri” klocksignal, med sina klockpulser, uppvisande ett entydigt tidsavstånd mellan varandra och med en frekvens som vid medelvärdesbildandet är lika med den systemstyrande klocksignalens klockpuls- frekvens, vilket innebär att denna klocksignals klock- pulser visserligen uppvisar en frekvens för klockpulserna motsvarande maskerklockans frekvens men klockpulsernas tidspositioner och tidsrelationer är föränderliga och anpassbara till signalens tidsrelaterade bitpositioner.

Det ter sig därmed som ett tekniskt problem att vid en signalbehandlande enhet, vid vilken inkommande signaler är tidsstyrt relaterade till en första systemstyrande 501 296 klocksignal och där utgående signal är exakt tidsstyrt relaterad till nämnda första klocksignal, varvid en, nämnda första klocksignal tilldelad, vald frekvens överstiger 100Mb/s, där i enheten utförda interna signalbehandlande åtgärder kräver en närvaro av bitposi- tionsinnehållande signaler och en klocksignals klock- pulser, kunna inse de fördelar som är förknippade med att låta den i enheten utförda interna signalbehandlingen vara styrd av en andra systemrelaterad klocksignals klock- pulser, tilldelade samma frekvens som den första klock- signalens, varvid den för den interna signalbehandlingen erforderliga synkroniseringen sker genom att ändra den andra klocksignalen tillhöriga klockpulsernars tidsrela- tion till synkronism med signalernas bitpositioner, varefter sålunda bearbetade signaler är lagringsbara i buffertkretsar och att de bearbetade signalernas bitposi- tioner är tidsmässigt ändringsbara till synkronism med nämnda första klocksignaler, innan de uppträder som utgående signaler på enhetens utgående förbindelse, såsom ledning eller ledningar.

Det ligger ett tekniskt problem i att kunna inse att de uppfinningen tillhöriga, framträdande och praktiska, tekniska effekterna uppträder när bitpositionerna och/eller klockpulserna uppträder med en frekvens överstiger 150 Mb/s eller 150 MHz.

Det är ävenledes ett tekniskt problem att kunna komma till den insikten att ovan angivna principer, som löser ett eller flera av de ovan angivna tekniska problemen, är speciellt lämpliga att applicera på signaler där signalens bitpositioner är samordnade för att uppträda som dataceller eller datapaket, speciellt dataceller med en struktur anpassande sig till ATM-tekniken.

Det blir då ett tekniskt problem att kunna inse de fördelar som kommer att erbjudas i det fall de ingående 501 296 6 signalerna är anslutna som insignaler till en multi- plexerande/demultiplexerande enhet och utgående signaler uppträder som utgående signaler från nämnda enhet, vari- genom dessa utgående signalers bitpositioner ligger i en exakt synkronism med masterklockan eller de systemstyrande klockpulserna och kan därigenom vidaresändas med en tidsrelation som gäller för hela systemet.

Lösruncnn För att kunna lösa ett eller flera av de ovan angivna tekniska problemen utgår nu föreliggande uppfinning ifrån en signalbehandlande enhet, vid vilken inkommande signa- lers bitpositioner är tidsstyrt relaterade till en första, en systemstyrande, klocksignal och dess klockpulser och där utgående signals bitpositioner är exakt tidsstyrt relaterade till nämnda första klocksignals klockpulser, varvid en, nämnda första klocksignal tilldelad, vald frekvens överstiger 100 Mb/s, där i enheten utförda interna signalbehandlande åtgärder kräver en närvaro av tidsrelaterade signaler och en klocksignals klockpulser.

Vid en sådan signalbehandlande enhet anvisar nu uppfin- ningen att den i enheten utförda interna signalbehand- lingen av signalernas bitpositioner skall vara styrd av en andra klocksignals klockpulser, en systemrelaterad klock- signals klockpulser, tilldelade samma frekvens som den första klocksignalens klockpulser, att den för den interna signalbehandlingen erforderliga synkroniseringen sker genom att ändra, den andra klocksignalen tillhöriga, klockpulsernas tidsrelation till synkronism med signaler- nas bitpositioner, att sålunda bearbetade signaler är lagringsbara i buffertkretsar och att de bearbetade signalernas tidsstyrda relation är ändringsbara till synkronism med nämnda första klocksignalers klockpulser innan de uppträder som utgående signaler på en utgående förbindelse, såsom en eller flera ledningar. 501 296 7 Såsom föreslagna utföringsformer anvisar uppfinningen att den valda frekvensen mycket väl kan överstiga 150 Mb/s.

Dessutom anvisas att signalerna skall uppträda som dataceller eller datapaket, speciellt dataceller med en struktur anpassande sig till ATM-tekniken.

Tillämpas uppfinningens idéer inom en teknik med data- celler kan de ingående signalerna vara anslutna som insignaler till en multiplexerande/demultiplexerande enhet och utgående signaler kan uppträda som utgående signaler från nämnda enhet via utgående förbindelser.

FÖRDELAR De fördelar som främst kan få anses vara kännetecknande för en signalbehandlande enhet, i enlighet med före- liggande uppfinning, är att härigenom kan den interna signalbehandlingen ske med hjälp av, en synkroniserings- signal eller en klocksignal tillhöriga, klockpulser, vars tidspositioner är anpassbara till motsvarande tidsposi- tioner för uppträdande signalers bitpositioner och när de signalbehandlande åtgärderna är avslutade återföres på känt sätt datasignalens bitpositioner till synkronism med den systemstyrande masterklockas klockpulser. Härigenom utnyttjas internt en enklare synkroniseringsprincip, i det att de interna klock- eller de interna synkroniseringssig- nalernas tidsrelation kan anpassas till tidspositionen för bitpositionernas tidsläge inom signalen.

Det som främst kan få anses vara kännetecknande för en signalbehandlande enhet, i enlighet med föreliggande uppfinning, anges i det efterföljande patentkravets 1 kännetecknande del. 501 296 KORT FIGURBESKRIVNING.

En för närvarande föreslagen utföringsform av en signal- behandlande enhet, uppvisande de med föreliggande upp- finning förknippade signifikativa egenheterna, skall nu närmare beskrivas med hänvisning till bifogad ritning, där: figur 1 visar i blockschemaform en enhet, ingående i ett signalöverförande system, där sig- nalinformationen föreligger i form av dataceller eller -paket, figur 2 visar en signalbehandlande enhet, i form av ett multiplexerande/demultiplexerande block, ingående i ett ATM-system och figur 3 visar en av flera identiska signalbehand- lande delblock inom enheten enligt figur 2.

BESKRIVNING övzn nu rönzsnacnu urröniucsronn.

Med hänvisning till figur 1 visas en signalsändande enhet l', som över en sändarkrets 10' sänder signaler 2 i form av bitpositioner pà en förbindelse eller linje 11'.

Signalernas 2 bitpositioner 2a, 2b är därvid exakt tids- mässigt relaterade till i en masterklocksignalgenerator 15 alstrade klocksignalers 3 klockpulser 3a, 3b, så att dessa är i synkronism.

Signalgeneratorn 15 alstrar således en systemstyrande klocksignal med klockpulserna 3a, 3b tilldelade ett exakt tidsavstànd dememellan och förekommer med en frekvens av över 100 Mb/s. 501 296 9 Den för sändningen i sändarkretsen 10' erforderliga klocksignalen matas från signalgeneratorn 15 över en ledning 15a.

Enär tekniken att sända en informationsbärande signals bitpositioner i synkronism med en klocksignals klockpulser 3a, 3b under utnyttjande utav buffertkretsar i sändar- kretsen 10' är tidigare känd beskrives den inte i detalj.

Emellertid är det känt att varje signalöverföring av bitpositioner över en förbindelse ger en löptid, vilket innebär att om en bitposition utsändes i synkronism med en klockpuls så har den ett okänt fasläge vid mottagandet i förhållande till nämnda klockpuls.

I det visade utföringsexemplet antages att när denna signal 2 uppträder som en signal 2' vid en mottag- ningskrets 12 så ligger bitpositionerna 2a', 2b' inte länger i fas med klocksignalens klockpulser 3a, 3b.

Pâ förbindelsen 11 uppträder nu bitpositionerna 2a' och 2b' med godtycklig fas relativt klockpulserna 3a och 3b och en korrigering till synkronism med en klockpuls blir nödvändig för den efterföljande signalbehandlingen.

En synkronisering av bitpositionerna 2a' och 2b' till de systemstyrande klockpulserna 3a, 3b skulle här kunna göras pá samma sätt som i sändarkretsen 10'.

Uppfinningen anvisar i stället för en sådan synkronisering ett utnyttjande utav en "internt" bildad klocksignal 3' ansluten till mottagningskretsen 12, med dess klockpulser 3a' och 3b' anpassade och justerade för att kunna uppträda i synkronism med bitpositionerna 2a' och 2b' pá förbindel- sen 12.

Denna internt bildade klocksignal 3' är "relaterad" till 501 296 1o de systemstyrande klockpulserna 3a, 3b så till vida att klocksignalen är tilldelad samma frekvens som klockpul- serna 3a, 3b, men klocksignalens 3' klockpulser 3a', 3b' kan tidsmässigt justeras mot synkronism med de tidsposi- tioner som är gällande för de mottagna bitpositionerna 2a', 2b'.

Signalen 2' med bitpositionerna 2a' och 2b' och med klock- pulsernas 3a' och 3b' tidspositioner justerade till synkronism matas nu på linjen eller förbindelsen l2a till en signalbehandlande enhet 1.

Härav kan man konstatera att den till enheten 1 inkommande signalen 2' med sina bitpositioner 2a' och 2b', var tidi- gare, i enheten 1' och sändarkretsen 10', exakt tidsstyrt relaterade till den första klocksignals 3 klockpulser 3a, 3b och utgående signal 4', med sina bitpositioner 4a' och 4b' från enheten 1 kan antagas vara i synkronism med de systemrelaterade klockpulserna 3a', 3b' men ur synkronism med de systemstyrande klockpulserna 3a, 3b.

De sålunda på förbindelsen l2a' uppträdande signalern 4' med bitpositionerna 4a', 4b' lagras därför i en buffert- krets, ingående i sändarenheten 10.

På i och för sig tidigare känt sätt kan via en sändar- kretsen 10 tillhörig buffertkrets på en förbindelse 11" utsändas bitpositioner 4a, 4b, som är exakt tidsstyrt relaterad till nämnda första klocksignals 3 systemstyrande klockpulser 3a, 3b.

En, den nämnda första klocksignalen 3, internt tilldelad frekvens för klockpulserna överstiger 100 Mb/s, och är här standardiserat vald till 155 Mb/s.

Uppfinningen anvisar speciellt att den i enheten 1 utförda interna signalbehandlingen är styrd av en genererad andra 501 296 11 klocksignal 3', tilldelad samma frekvens som den första klocksignalen 3.

Den för den interna signalbehandlingen erforderliga synkroniseringen sker genom att ändra, förskjuta tids- positionen för den andra klocksignalens 3' klockpuls 3a' ett visst och lämpligt tidsavstånd, till synkronism med datasignalen 2'.

Sålunda bearbetade datasignaler 4' är lagringsbara i sän- dar- eller buffertkretsar 10 och de bearbetade datasigna- lernas 4' bitpositioner 4a', 4b' antages här vara ur fas med klocksignalen 3 och denna diskrepans är ändringsbar till synkronism med nämnda första klocksignaler 3 innan de uppträder som utgående datasignaler 4. Detta beskrives mera i detalj med hänvisning till figur 2 och 3.

Klocksignalens 3 klockpulser 3a, 3b alstras i den som masterklocka tjänande generatorn 15, som på motsvarande sätt som i enheten 10' synkroniserar utgående signaler 4 från den sändande enheten 10 till förbindelsen ll" via en ledning 15c.

Klocksignalens 3 klockpulser 3a, 3b är även via en ledning l5b anslutna till en enhet 13.

Denna enhet 13, som skall anpassa en däri alstrad synkro- niseringssignal 3' till tidspositionen för uppträdande digital signalers 2' bitpositioner 2a', 2b' mottagna av mottagarkretsen 12, är visad och beskriven i den interna- tionella patentansökan nr. PCT/SE93/00531.

Den med uppfinningen förknippade idén har visat sig få en speciellt lämplig tillämpning när de aktuella, för be- handling avsedda, signalerna uppträder som dataceller eller datapaket, speciellt dataceller med en struktur anpassande sig till ATM-tekniken. 501 296 12 Den signalbehandlande enheten 1 kan vara en godtycklig enhet men skall i det efterföljande illustreras som en multiplexerande enhet.

Härvid kan de mottagna signalerna 2' på förbindelser ll efter synkroniseringen i kretsen 12 vara anslutna via förbindelsen l2a som insignaler till en multiplexerande enhet 20 och utgående signaler 4 uppträder som utgående signaler 4' från nämnda enhet, vilket figur 2 och 3 avser att visa mera i detalj.

Med hänvisning till figur 2 visas ett mera översiktligt blockschema över ett multiplexerande (och ävenledes i motsatt riktning demultiplexerande) block 20.

Blocket 20 är uppbyggt på en digital Bi-CMOS-krets och ut- nyttjar ett på denna inlagt CMOS-avsnitt 20' med fyra identiska delblock, betecknade 22, 22a, 22b och 22c.

Ingången l2a består av fyra ingångsledningar för delblock- et 22, fyra ingångsledningar för delblocket 22a, o.s.v. tillsammans sexton ledningar.

Delblocken 22-22c är ävenledes försedda med var sina utgående ledningar 23, 23a, 23b och 23c, vilka tjänar som ingångsledningar till ett ytterligare block 24.

Blocket 24 uppvisar fyra utgångar l2a', som skulle kunna stå i direkt förbindelse med ledningarna 23, 23a, 23b och 23c.

Samtliga fyra utgångsledningar 23 - 23c utgör således ingångsledningar till ett femte delblock 24, som är konstruerat på samma principiella sätt som delblocken 22 - 22c.

Delblocket 24 uppvisar även fyra ingångsledningar 28 och 501 296 13 nämnda fyra utgángsledningar l2a' samt en utgàngsledning 21, vars funktioner icke närmare behöver förklaras.

Figur 3 illustrerar att delblocket 22 är anpassat för en multiplexerande (och även en demultiplexerande) funktion, varvid för den multiplexerande funktionen gäller att signaler, uppträdande på ingången l2a med en hastighet av 155 Mb/s, uppträder på utgàngarna 23 (l2a') med en hastighet av 622 Mb/s.

På utgången 21 för delblocket 24 uppträder signaler med en hastighet av 2,5 Gb/s, men dessa nyttjas inte i denna visade utföringsform.

För en demultiplexerande funktion löper signalflödet i motsatt riktning.

Med förnyad hänvisning till figur 3 skall i det efter- följande ett blockschema över delblocket 22 närmare beskrivas.

Ingångsledningarna l2a representeras i figur 3 av de visade fyra inkommande ledningarna.

Ledningarna är var och en anpassad för en maximerad över- föringshastighet av 155 Mb/s, för här utnyttjas datapaket i form av ATM-celler.

Med hjälp utav bl.a. en serie-parallell-omvandlare 31 samt ett minne 34 kommer kretsen 22 att kunna mata utsignaler med data med en frekvens av 622 MHz över ledningen 23 och förbindelsen 12a'.

I figur 3 visas där att för delblocket 22, med ingángsled- ningarna l2a, så är var och en ansluten till en serie- parallell-omvandlare 31. De ingående digitala signalerna pà ledningarna l2a omvandlas således av en fyra-kanalig 501 296 14 serie-parallell-omvandling, varvid signalerna kommer över parallella ledningar 31a att matas till en styrlogik 33 och där behandlas med en intern hastighet.

Erforderlig synkronisering sker via en synkroniserande enhet 38.

Till parallellformat omvandlade signaler matas till ett styrblock eller -logik 33 och vidare till ett minne 34, ett RAM-minne. Däri lagrad information utmatas från RAM- minnet eller ett ROM-minne via styrlogiken 33, till en buffertkrets 35, som i sin tur utmatar informationen till en enkelkanalig parallell-serie-omvandlare och klock- pulsomvandlare 36.

Vid en omvandling i motsatt riktning inkommer signaler pá ledningen 23' till en enkelkanalig serie-parallell-omvand- lare och klockpulsomvandlare 37, varefter signaler i parallellform övergår till styrblocket 33, lagras i minnet 34 och matas i parallellform sedan till buf- fertkretsen 35, för att därefter överföras till en paral- lell-serie-omvandlare 32 och matas ut pà ledningarna l2a".

Utföringsexemplet illustrerar uppfinningen i form av funk- tionsblock och då dessa är tidigare kända eller med enkla åtgärder kan konstrueras av fackmän pá området utan uppfinnarinsats och med ledning av allmän teknik pá området och nära till hands liggande lämplighetsàtgärder har dessa delar icke beskrivits i detalj.

När det gäller signalerna på ledningarna 27 i figur 2 antages att parallellt överförda bitpositioner på de tre ledningarna av aktuell bitkonfiguration utpekar en aktuell omvandlingsmod.

Denna bitkonfiguration överföres till var och en av styrlogikkretsarna, såsom den med hänvisningsbeteckningen 501 296 33 angivna, som därmed beräknar och väljer erfordeligt signalflöde.

Noteras bör vidare att klockpulshastigheten för den interna signalbehandlingen är vald till ca 30 MHz.

En kretsuppsättning eller en enhet av hithörande slag kan med fördel komma till användning vid en enhet som är visad och beskriven i en samtidigt med denna ansökan inlämnad ansökan benämnd "En signalmottagande och signalsändande enhet" eller vid en enhet som är visad och beskriven i en samtidigt med denna ansökan inlämnad ansökan benämnd "Multliplexerande/demultiplexeande enhet" eller vid ett arrangemang som är visat och beskrivet i en samtidigt med denna ansökan inlämnad ansökan benämnd “Synkroniserande kretsarrangemang“.

Hänvisning till nämnda ansökningar göres för att därav få en djupare insikt om uppfinningens tillämpning och innehållet i nämnda ansökningar skall betraktas som en del av denna ansökan.

Uppfinningen är givetvis inte begränsad till den ovan såsom exempel angivna utföringsformen utan kan genomgå modifikationer inom ramen för uppfinningstanken illustrerad i efterföljande patentkrav.

Claims (4)

501 296 16 PATENTKRAV

1. Signalbehandlande enhet (1), vid vilken inkommande bit- positionsinnehållande signaler (2') är tidsstyrt relate- rade till en första klocksignal (3) och där utgående bit- positionsinnehållande signaler (4) är exakt tidsstyrt relaterad till nämnda första klocksignal (3), där i enheten (1) utförda interna signalbehandlande åtgärder kräver en närvaro av signalens (2') bitpositioner och en klocksignals (3') klockpulser, k ä n n e t e c k n a d därav, att den i enheten (1, 20) utförda interna signalbe- handlingen är styrd av en andra klocksignals (3') klock- pulser, tilldelad samma frekvens som den första klocksig- nalens (3), att den för den interna signalbehandlingen erforderliga synkroniseringen sker i en enhet (13) genom att ändra den nämnda andra klocksignalen (3') tillhöriga klockpulsernas tidsrelation till synkronism med signalernas (2') bitpositioner, att sålunda bearbetade datasignaler (4') är lagringsbara i buffertkretsar (10) och att en, de bearbetade signalerna (4') tillhörig, tidsstyrd relation är ändringsbar till synkronism med nämnda första klocksignalers (3) klockpulser (3a,3b) innan de uppträder som utgående signaler (4).

2. Enhet enligt patentkravet 1, k ä n n e t e c k n a d därav, att frekvenser överstiger 100 Mb/s, företrädesvis överstiger 150 Mb/s.

3. Enhet enligt patentkravet 1 eller 2, k ä n n e - t e c k n a d därav, att signalerna (2,2',4',4) uppträder som dataceller eller datapaket, speciellt dataceller med en struktur anpassande sig till ATM- tekniken.

4. Enhet enligt patentkravet 1, 2 eller 3, k ä n n e - t e c k n a d därav, att ingående signaler är anslutna som insignaler till ett multiplexerande/demultiplexerande block (20) och utgående signaler uppträder som utgående 501 296 17 signaler från nämnda block.