Claims (2)
1. Интерполятор, содержащий последовательно соединенные первый умножитель, сумматор и первый регистр, информационные выходы которого являются выходной шиной интерполятора, блок памяти и первый счетчик, информационные входы которого являются входной информационной шиной интерполятора, а информационные выходы соединены с адресными входами блока памяти, преобразователь в дополнительный код, коммутатор, второй регистр и блок управления, первый вход которого является входом запуска интерполятора, второй вход - тактовым входом интерполятора, первый выход соединен со входом обнуления первого регистра и входом обнуления первого счетчика, а второй выход - со входом управления первого регистра, отличающийся тем, что в него дополнительно введены второй, третий, четвертый, пятый и шестой умножители, третий и четвертый регистры, первый, второй и третий элементы задержки, и блок вычитания, в котором группа входов уменьшаемого через второй элемент задержки и четвертый умножитель соединена с выходами преобразователя в дополнительный код, а группа входов вычитаемого через третий умножитель и второй умножитель объединена со входами преобразователя в дополнительный код и с входной информационной шиной интерполятора, а выходы блока вычитания соединены с первой группой входов пятого умножителя, вторая группа входов которого через третий регистр соединена со второй группой выходов коммутатора, а выходы пятого умножителя соединены со второй группой информационных входов сумматора, третья группа информационных входов которого соединена с выходами шестого умножителя, первая группа входов которого через третий элемент задержки объединения со входами второго элемента задержки, а вторая группа входов - через четвертый регистр с третьей группой выходов коммутатора, группа информационных входов которого соединена с выходами блока памяти, а группа адресных входов соединена с третьей группой выходов блока управления, первая установочная шина которого является первой установочной шиной интерполятора и соединена со второй группой входов третьего умножителя, первая группа входов которого через первый элемент задержки объединена с первой группой входов первого умножителя, вторая группа входов которого через второй регистр соединена с первой группой выходов коммутатора, вторая группа входов второго умножителя объединена с его первой группой входов, вторая группа входов четвертого умножителя объединена с его первой группой входов, счетный вход первого счетчика объединен с управляющими входами второго, третьего и четвертого регистров, и четвертым выходом блока управления, пятый выход которого соединен со входами управления первого, второго и третьего элементов задержки, управляющим входом блока вычитания и управляющим входом сумматора, а вторая установочная шина является второй установочной шиной интерполятора.1. An interpolator comprising in series a first multiplier, an adder and a first register, the information outputs of which are the output bus of the interpolator, a memory unit and a first counter, the information inputs of which are the input information bus of the interpolator, and the information outputs are connected to the address inputs of the memory unit, the converter into additional code, switch, second register and control unit, the first input of which is the start input of the interpolator, the second input is the clock input of the interpolator RA, the first output is connected to the zeroing input of the first register and the zeroing input of the first counter, and the second output is connected to the control input of the first register, characterized in that the second, third, fourth, fifth and sixth multipliers, the third and fourth registers are added to it, the first, second and third delay elements, and a subtraction unit, in which the group of inputs to be reduced through the second delay element and the fourth multiplier is connected to the outputs of the converter into an additional code, and the group of inputs subtracted through the third smart the resident and the second multiplier are combined with the inputs of the converter into an additional code and with the input information bus of the interpolator, and the outputs of the subtraction unit are connected to the first group of inputs of the fifth multiplier, the second group of inputs of which through the third register are connected to the second group of outputs of the switch, and the outputs of the fifth multiplier are connected to the second group of information inputs of the adder, the third group of information inputs of which is connected to the outputs of the sixth multiplier, the first group of inputs of which through the third element delays of combining with the inputs of the second delay element, and the second group of inputs through the fourth register with the third group of outputs of the switch, the group of information inputs of which are connected to the outputs of the memory unit, and the group of address inputs is connected to the third group of outputs of the control unit, the first installation bus of which is the first installation bus of the interpolator and connected to the second group of inputs of the third multiplier, the first group of inputs of which through the first delay element is combined with the first group of inputs a second multiplier, the second group of inputs of which is connected through the second register to the first group of outputs of the switch, the second group of inputs of the second multiplier is combined with its first group of inputs, the second group of inputs of the fourth multiplier is combined with its first group of inputs, the counting input of the first counter is combined with the control inputs of the second , the third and fourth registers, and the fourth output of the control unit, the fifth output of which is connected to the control inputs of the first, second and third delay elements that control the input m subtracting unit and the control input of the adder, and the second mounting rail is a second docking bus interpolator.
2. Устройство по п. 1, отличающееся тем, что блок управления выполнен содержащим первый и второй элементы сравнения, второй счетчик, первый и второй элементы И, и RS-триггер, S-вход которого объединен со входом обнуления второго счетчика, первым входом блока управления и первым выходом блока управления, R-вход соединен с выходом второго элемента сравнения и вторым выходом блока управления, а выход - с первым входом второго элемента И, второй вход которого соединен со вторым входом блока управления, а выход является пятым выходом блока управления и соединен с первым входом первого элемента И и счетным входом второго счетчика, информационные выходы которого являются третьей группой выходов блока управления и соединены с первой группой входов второго блока сравнения и первой группой входов первого блока сравнения, вторая группа входов которого является первой установочной шиной блока управления, а выход соединен со вторым входом первого элемента И, выход которого является четвертым выходом блока управления, вторая установочная шина которого соединена со второй группой входов второго блока сравнения. 2. The device according to claim 1, characterized in that the control unit is made up of first and second comparison elements, a second counter, first and second AND elements, and an RS trigger, the S-input of which is combined with the zeroing input of the second counter, the first block input control and the first output of the control unit, the R-input is connected to the output of the second comparison element and the second output of the control unit, and the output is connected to the first input of the second element And, the second input of which is connected to the second input of the control unit, and the output is the fifth output of the control unit and connected to the first input of the first AND element and the counting input of the second counter, the information outputs of which are the third group of outputs of the control unit and are connected to the first group of inputs of the second comparison unit and the first group of inputs of the first comparison unit, the second group of inputs of which is the first installation bus of the control unit and the output is connected to the second input of the first AND element, the output of which is the fourth output of the control unit, the second installation bus of which is connected to the second group of inputs in orogo comparison unit.