RU2002111501A - Device for monitoring the quality of the communication channel - Google Patents

Device for monitoring the quality of the communication channel

Info

Publication number
RU2002111501A
RU2002111501A RU2002111501/09A RU2002111501A RU2002111501A RU 2002111501 A RU2002111501 A RU 2002111501A RU 2002111501/09 A RU2002111501/09 A RU 2002111501/09A RU 2002111501 A RU2002111501 A RU 2002111501A RU 2002111501 A RU2002111501 A RU 2002111501A
Authority
RU
Russia
Prior art keywords
input
output
installation
inputs
counter
Prior art date
Application number
RU2002111501/09A
Other languages
Russian (ru)
Other versions
RU2216865C1 (en
Inventor
ков Сергей В чеславович Дь
Сергей Вячеславович Дьяков
Виктор Аркадьевич Жиров
Анатолий Алексеевич Моисеев
Юрий Алексеевич Молотков
Александр Юрьевич Сивов
Original Assignee
Военный университет св зи
Военный университет связи
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Военный университет св зи, Военный университет связи filed Critical Военный университет св зи
Priority to RU2002111501/09A priority Critical patent/RU2216865C1/en
Application granted granted Critical
Publication of RU2216865C1 publication Critical patent/RU2216865C1/en
Publication of RU2002111501A publication Critical patent/RU2002111501A/en

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Claims (2)

1. Устройство для контроля качества канала связи, содержащее делитель тактовой частоты, вход которого является входом "Тактовая частота" устройства, а выход подключен к тактовым входам первого, второго, третьего, четвертого регистров сдвига и второго элемента “И”, суммирующий вход первого реверсивного счетчика подсоединен к информационным входам первого и второго регистров сдвига, элемента “НЕ” и являются входом "Ошибка" устройства, выход элемента “НЕ” подключен к установочному входу триггера и информационному входу второго элемента “И”, инверсный выход которого подключен к входу сброса триггера, выход которого подключен к информационному входу третьего регистра сдвига и суммирующему входу второго реверсивного счетчика, первый и третий выходы первого регистра сдвига подключены соответственно к первому и третьему входам первого элемента “И”, второй вход которого подключен к второму инверсному выходу первого регистра, а выход подключен к суммирующему входу третьего реверсивного счетчика и информационному входу четвертого регистра сдвига, выход второго регистра сдвига подключен к вычитающему входу первого реверсивного счетчика, выход которого подключен к первому входу делителя, второй вход которого подключен к выходу вычитателя, выход третьего регистра сдвига подключен к вычитающему входу второго реверсивного счетчика, выход которого подключен к первому входу вычитателя, второй вход которого подключен к выходу третьего реверсивного счетчика, вычитающий вход которого подключен к выходу четвертого регистра сдвига, компаратор первый, второй, третий выходы которого являются соответственно выходами "Высокая", "Средняя", "Низкая" устройства, отличающееся тем, что дополнительно введены формирователь множителей, вход "Код множителя" которого является первыми установочным входом устройства, а его первый и второй устанавливающие выходы подключены к установочным входам соответственно первого и второго перемножителя, информационные входы которых подключены соответственно к входу и к выходу элемента задержки, информационный вход которого подключен к выходу делителя, а его тактовый вход подключен к выходу делителя тактовой частоты, выходы первого и второго перемножителя подключены соответственно к первому и к второму входам сумматора, выход которого подключен к входу компаратора, причем компаратор снабжен дополнительным входом "Установка порога", являющегося вторым установочным входом устройства.1. A device for monitoring the quality of a communication channel, containing a clock frequency divider, the input of which is the "Clock frequency" input of the device, and the output is connected to the clock inputs of the first, second, third, fourth shift registers and the second element "I", summing the input of the first reverse the counter is connected to the information inputs of the first and second shift registers, the element “NOT” and are the input “Error” of the device, the output of the element “NOT” is connected to the installation input of the trigger and the information input of the second element “I”, whose inverse output is connected to the trigger reset input, whose output is connected to the information input of the third shift register and the summing input of the second reverse counter, the first and third outputs of the first shift register are connected respectively to the first and third inputs of the first “And” element, the second the input of which is connected to the second inverse output of the first register, and the output is connected to the summing input of the third reverse counter and the information input of the fourth shift register, the output of the second register the shift is connected to the subtracting input of the first reversible counter, the output of which is connected to the first input of the divider, the second input of which is connected to the output of the subtractor, the output of the third shift register is connected to the subtracting input of the second reversing counter, the output of which is connected to the first input of the subtractor, the second input of which is connected to the output of the third reversible counter, the subtracting input of which is connected to the output of the fourth shift register, the comparator is the first, second, third outputs of which are respectively odes “High”, “Medium”, “Low” of the device, characterized in that a factor shaper is additionally introduced, the input “multiplier code” of which is the first installation input of the device, and its first and second installation outputs are connected to the installation inputs of the first and second a multiplier, the information inputs of which are connected respectively to the input and output of the delay element, the information input of which is connected to the output of the divider, and its clock input is connected to the output of the clock frequency divider, Exit first and second multiplier connected to first and second inputs of the adder, whose output is connected to the input of the comparator, wherein the comparator is provided with an additional input "Threshold", which is the second input of the installation device. 2. Устройство по п.1, отличающееся тем, что формирователь множителей состоит из шифратора, вычитателя и элемента памяти, выход которого подключен к второму входу вычитателя, выход которого является вторым выходом формирователя, а его первый вход подключен к выходу шифратора и является первым выходом формирователя, вход "Код множителя" шифратора является первыми установочным входом устройства.2. The device according to claim 1, characterized in that the shaper of the multipliers consists of an encoder, a subtractor and a memory element, the output of which is connected to the second input of the subtractor, the output of which is the second output of the shaper, and its first input is connected to the output of the encoder and is the first output shaper, the input "Multiplier Code" of the encoder is the first installation input of the device.
RU2002111501/09A 2002-04-29 2002-04-29 Device for controlling communication channel quality RU2216865C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2002111501/09A RU2216865C1 (en) 2002-04-29 2002-04-29 Device for controlling communication channel quality

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2002111501/09A RU2216865C1 (en) 2002-04-29 2002-04-29 Device for controlling communication channel quality

Publications (2)

Publication Number Publication Date
RU2216865C1 RU2216865C1 (en) 2003-11-20
RU2002111501A true RU2002111501A (en) 2004-01-27

Family

ID=32027762

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2002111501/09A RU2216865C1 (en) 2002-04-29 2002-04-29 Device for controlling communication channel quality

Country Status (1)

Country Link
RU (1) RU2216865C1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8433355B2 (en) 2005-04-21 2013-04-30 Interdigital Technology Corporation Method and apparatus for generating loud packets to estimate path loss

Also Published As

Publication number Publication date
RU2216865C1 (en) 2003-11-20

Similar Documents

Publication Publication Date Title
RU2002111501A (en) Device for monitoring the quality of the communication channel
RU2007121226A (en) DEVICE FOR DETERMINING THE OPTIMAL PERIOD OF MAINTENANCE OF THE PRODUCT
KR100675993B1 (en) Arithmetic unit with, and method of selectively delaying a multiplication result
RU97101004A (en) SIGNAL DETECTOR
RU2005127616A (en) DISCRETE AGREED FILTER
SU1631509A1 (en) Multicycle recirculating time-to-number converter
RU2227920C1 (en) Device for measuring accelerations
US6076096A (en) Binary rate multiplier
WO2004055983A8 (en) Digital sampling frequency converter
SU1171774A1 (en) Function generator
SU860308A2 (en) Device for pulse sequence decoding
JP2001044801A (en) Matched filter
RU2002102816A (en) Flashing binary cyclic decoding device
SU1598135A1 (en) Multiplier of pulse recurrence rate
JP3761184B2 (en) Despread demodulator
SU1305822A1 (en) Frequency multiplier
SU1113799A1 (en) Device for extracting square root
Lahti et al. A digital frequency modulator circuit for a dual-mode cellular telephone
SU1487030A1 (en) Digital functional converter
RU2001106889A (en) DIGITAL SYNTHESIS OF PHASE-MODULATED SIGNALS
RU97101006A (en) INTERPOLATOR
RU2002130553A (en) DEVICE FOR DETERMINING THE OPTIMAL PERIOD OF MAINTENANCE OF THE PRODUCT
Kojima et al. Interlaced accumulation programming for low power DSP
SU1162040A1 (en) Digital accumalator
RU2001111510A (en) DEVICE FOR DETERMINING THE OPTIMAL PERIOD OF MAINTENANCE OF THE PRODUCT

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20040430