Claims (1)
Счетный элемент с контролем, содержащий счетный элемент с n информационными выходами и выходом переполнения, два элемента НЕ, три элемента И, первый элемент ИЛИ, первый триггер, блок выделения первого импульса, шину "Ошибка 1" и входную шину, которая соединена с сигнальным входом блока выделения первого импульса и тактовым входом счетного элемента, выход переполнения которого соединен с первыми входами первого, второго элементов И и входом первого элемента НЕ, выход которого соединен с первым входом третьего элемента И, второй вход которого соединен с вторым входом первого элемента И, входом второго элемента НЕ и выходом элемента задержки, вход которого соединен с выходом блока выделения первого импульса, выход второго элемента НЕ соединен со вторым входом второго элемента И, прямой выход первого триггера соединен с шиной "Ошибка 1", отличающийся тем, что в него дополнительно введены второй триггер, три элемента ИЛИ, шина "Ошибка 2" и шина "Сброс", которая соединена с первыми входами первого, второго, третьего и четвертого элементов ИЛИ, выходы которых соединены соответственно с входами установки в нулевое состояние первого, второго триггеров, счетного элемента и блока выделения первого импульса, вторые входы первого и второго элементов ИЛИ соединены с выходом первого элемента И, выход элемента задержки соединен со вторым входом четвертого элемента ИЛИ, выходы второго и третьего элементов И соединены соответственно с вторым и третьим входами третьего элемента ИЛИ, а также соединены соответственно с входами установки в единичное состояние второго и первого триггеров, инверсные выходы первого и второго триггеров соединены соответственно с третьими входами второго и третьего элементов И, с шиной "Ошибка 2".A counting element with a control, containing a counting element with n information outputs and an overflow output, two NOT elements, three AND elements, the first OR element, the first trigger, the first pulse extraction unit, the Error 1 bus, and the input bus that is connected to the signal input block allocation of the first pulse and the clock input of the counting element, the overflow output of which is connected to the first inputs of the first, second elements AND and the input of the first element NOT, the output of which is connected to the first input of the third element And, the second input of which connected to the second input of the first AND element, the input of the second element NOT, and the output of the delay element, the input of which is connected to the output of the first pulse extraction unit, the output of the second element is NOT connected to the second input of the second AND element, the direct output of the first trigger is connected to the Error 1 bus characterized in that the second trigger, three OR elements, the bus "Error 2" and the bus "Reset", which is connected to the first inputs of the first, second, third and fourth OR elements, the outputs of which are connected respectively to the inputs of the zeroing state of the first, second triggers, the counting element and the first pulse extraction unit, the second inputs of the first and second OR elements are connected to the output of the first AND element, the output of the delay element is connected to the second input of the fourth OR element, the outputs of the second and third elements AND are connected respectively, with the second and third inputs of the third OR element, and also connected respectively to the inputs of the installation in a single state of the second and first triggers, inverse outputs of the first and second trigger in connected respectively with the third inputs of the second and third elements AND, with the bus "Error 2".