Claims (1)
Устройство преобразования времени в код, содержащее генератор импульсов, два элемента И, счетчик импульсов, два управляющих триггера, два элемента ИЛИ, элемент НЕ, группу последовательно соединенных m линий задержки, регистр, выход генератора импульсов подключен к входу элемента НЕ, к входу сброса первого управляющего триггера, к входу первой линии задержки и к первому входу первого элемента И, второй вход которого соединен с прямым выходом второго управляющего триггера, установочный вход которого соединен с шиной "ПУСК", выход первого элемента И подключен ко входу цифрового счетчика, выходы линий задержки подключены к соответствующим информационным входам регистра, установочный вход первого управляющего триггера соединен с выходом второго элемента И, первый вход которого соединен с выходом элемента НЕ, сбросовый вход второго управляющего триггера соединен с выходом второго элемента ИЛИ, первый вход которого соединен с шиной "СТОП", а второй - с шиной "СБРОС", которая подключена к сбросовому входу цифрового счетчика и к первому входу первого элемента ИЛИ, выход которого подключен к сбросовому входу регистра, отличающееся тем, что в него введены линия задержки и третий элемент ИЛИ, первый вход которого соединен с шиной "ПУСК", второй вход - с шиной "СТОП", а выход подключен к второму входу второго элемента И, прямой выход и инверсный выход первого управляющего триггера подключены соответственно к входу "Запись" и к входу "Чтение" регистра, выход первого элемента И через линию задержки подключен к второму входу первого элемента ИЛИ.A device for converting time into a code containing a pulse generator, two AND elements, a pulse counter, two control triggers, two OR elements, an NOT element, a group of m delay lines connected in series, a register, the output of the pulse generator is connected to the input of the NOT element, to the reset input of the first control trigger, to the input of the first delay line and to the first input of the first element And, the second input of which is connected to the direct output of the second control trigger, the installation input of which is connected to the "START" bus, the output of the first And And connected to the input of the digital counter, the outputs of the delay lines are connected to the corresponding information inputs of the register, the installation input of the first control trigger is connected to the output of the second element And, the first input of which is connected to the output of the element NOT, the reset input of the second control trigger is connected to the output of the second element OR , the first input of which is connected to the STOP bus, and the second to the RESET bus, which is connected to the reset input of the digital counter and to the first input of the first OR element, the output of which is It is connected to the input of the register, characterized in that a delay line and a third OR element are introduced into it, the first input of which is connected to the START bus, the second input to the STOP bus, and the output is connected to the second input of the second AND element, direct the output and the inverse output of the first control trigger are connected respectively to the "Write" input and to the "Read" input of the register, the output of the first AND element through the delay line is connected to the second input of the first OR element.