Claims (1)
Адаптивное устройство управления, содержащее первый и второй регистры, первый, второй и третий блоки памяти, счетчик адреса, первый блок элементов И, схему сравнения, блок управления и генератор тактовых импульсов, причем группа входов первого регистра подключена к группе входов кода ситуации устройства, группа выходов второго регистра подключена к группе выходов устройства, группа выходов счетчика адреса подключена к группам адресных входов первого, второго и третьего блоков памяти, группы выходов первого и третьего блоков памяти подключены соответственно к первой группе входов схемы сравнения и второй группе входов первого блока элементов И, группа выходов первого регистра соединена с первой группой входов первого блока элементов И, счетный вход счетчика адреса соединен с выходом элемента ИЛИ блока управления, первый вход которого соединен с первым входом элемента И блока управления и выходом схемы сравнения, вторые входы элемента ИЛИ и элемента И блока управления соединены между собой и подключены к выходу генератора тактовых импульсов, выход элемента И блока управления соединен с синхровходами первого и второго регистров, группа выходов первого блока элементов И соединена с второй группой входов схемы сравнения, отличающееся тем, что оно дополнительно содержит элемент И устройства с одним инверсным входом, блок элементов ИЛИ, второй блок элементов И, N блоков формирования альтернативных кодов команды управления, счетчик и дешифратор, причем группа выходов блока элементов ИЛИ соединена с группой входов второго регистра, первая группа входов блока элементов ИЛИ соединена с группой выходов второго блока элементов И, группа входов которого соединена с группой выходов второго блока памяти, в блоке элементов ИЛИ выходы всех элементов объединены в группу выходов блока, первые входы всех элементов объединены в первую группу входов блока, а вторые входы всех элементов объединены во вторую группу входов блока, во втором блоке элементов И выходы всех элементов объединены в группу выходов блока, первые входы всех элементов объединены в группу входов блока, а вторые входы всех элементов соединены между собой и с входом управления этого блока, выходы всех блоков формирования альтернативных кодов команды управления, имеющие одинаковые порядковые номера, соединены между собой и подключены к второй группе входов блока элементов ИЛИ, отдельный выход счетчика адреса соединен с входом управления второго блока элементов И, входом сброса счетчика и с инверсным входом элемента И устройства с одним инверсным входом, прямой вход которого соединен с выходом элемента И блока управления и синхровходами первого и второго регистров, выход элемента И устройства с одним инверсным входом соединен со счетным входом счетчика, группа выходов которого соединена с группой входов дешифратора, каждый из N выходов дешифратора соединен с входом управления соответствующего блока формирования альтернативных кодов команды управления, а N+1 выход дешифратора является выходом аварийной сигнализации устройства.An adaptive control device comprising first and second registers, first, second and third memory blocks, an address counter, a first block of AND elements, a comparison circuit, a control unit and a clock generator, wherein the group of inputs of the first register is connected to the group of inputs of the device situation code, group the outputs of the second register is connected to the group of outputs of the device, the group of outputs of the address counter is connected to the groups of address inputs of the first, second and third memory blocks, the group of outputs of the first and third memory blocks assigned to the first group of inputs of the comparison circuit and the second group of inputs of the first block of AND elements, the group of outputs of the first register is connected to the first group of inputs of the first block of AND elements, the counting input of the address counter is connected to the output of the OR element of the control unit, the first input of which is connected to the first input the AND element of the control unit and the output of the comparison circuit, the second inputs of the OR element and the And element of the control unit are interconnected and connected to the output of the clock generator, the output of the AND element of the control unit the phenomena is connected to the sync inputs of the first and second registers, the group of outputs of the first block of AND elements is connected to the second group of inputs of the comparison circuit, characterized in that it additionally contains an element AND of the device with one inverse input, an OR block of elements, a second block of AND elements, N blocks of formation alternative control command codes, a counter and a decoder, wherein the group of outputs of the OR block of elements is connected to the group of inputs of the second register, the first group of inputs of the block of OR elements is connected to the group of outputs of the second the AND block of elements, the group of inputs of which is connected to the group of outputs of the second memory block, in the block of elements OR the outputs of all elements are combined into a group of outputs of the block, the first inputs of all elements are combined into the first group of inputs of the block, and the second inputs of all elements are combined into the second group of inputs of the block , in the second block of elements AND the outputs of all elements are combined into a group of outputs of the block, the first inputs of all elements are combined into a group of inputs of the block, and the second inputs of all elements are connected to each other and to the control input of this block a, the outputs of all blocks of alternative control command generation codes having the same serial numbers are interconnected and connected to the second group of inputs of the OR block of elements, a separate output of the address counter is connected to the control input of the second block of AND elements, the counter reset input and the inverse input of the element And devices with one inverse input, the direct input of which is connected to the output of the And element of the control unit and the sync inputs of the first and second registers, the output of the And element of the device with one inverse input with it is single with the counter input of the counter, the group of outputs of which is connected to the group of inputs of the decoder, each of the N outputs of the decoder is connected to the control input of the corresponding block for generating alternative codes of the control command, and the N + 1 output of the decoder is the alarm output of the device.