Claims (1)
Устройство обучения операторов, содержащее первый блок памяти, N выходов которого подключены к соответствующим N входам первого блока группы элементов сравнения, где N= 3,4..., N выходов которого подключены к соответствующим N входам первого блока группы регистров числа, N выходов первого блока регистров числа подключены к первым группам из N входов в каждой сумматора и первого элемента ИЛИ, N выходов сумматора подключены к соответствующим N входам первого дешифратора, N выходов которого подключены к N входам блока первой группы элементов ИЛИ, N выходов которого подключены к N входам блока первой группы индикаторов, блок второй группы регистров числа, N выходов которого подключен ко вторым группам входов по N входов в каждой первого элемента ИЛИ и сумматора, а N входов блока второй группы регистров числа подключены к соответствующим N выходам блока второй группы элементов сравнения, N входов которого подключены к N выходам второго блока памяти, N входов которого подключены к соответствующим N входам первого блока памяти и одновременно к N выходам второго дешифратора, первый и второй входы которого подключены к соответствующим выходам третьего счетчика, а его первый и второй входы третьего счетчика подключены соответственно к первому и второму входам шестого элемента ИЛИ и одновременно к второму входу первого счетчика и второму входу седьмого элемента ИЛИ, выход которого подключен одновременно к первым входам первого и второго счетчиков и к N выходам второго блока памяти, второй вход второго счетчика подключен к выходу четвертого элемента задержки, вход которого подключен к первым входам шестого элемента ИЛИ, третьего счетчика, второму входу первого счетчика и входу первого элемента задержки, выход первого элемента задержки подключен в параллель к первому входу блока задания программы обучения и первому входу седьмого элемента ИЛИ, второй вход которого подключен к первому выходу блока задания программы обучения, первая и вторая группы по N выходам в каждой блока задания программы обучения подключены соответственно к N входам панели индикации и блока сравнения, первый и второй выходы блока сравнения подключены соответственно к третьему входу первого счетчика и входу первого элемента задержки, а его первый и второй входы подключены к первому и второму выходам блока ввода ответных действий оператора, второй и третий выходы блока задания программ обучения подключены соответственно к первому и второму входам пятого элемента ИЛИ, выход которого подключен к первому входу генератора импульсов, второй вход которого подключен к выходу шестого элемента ИЛИ, а выход генератора импульсов подключен к третьему входу второго счетчика, выход которого подключен к каждому из N выходов блока второй группы элементов сравнения, выход первого элемента ИЛИ подключен к входу третьего элемента задержки, выход которого связан с дополнительным входом сумматора, причем выход первого счетчика подключен к каждому из N выходов первого блока группы элементов сравнения, а выход первого элемента задержки подключен к дополнительному входу первого блока группы элементов сравнения, отличающееся тем, что введены первый блок расширения памяти, дополнительный блок первой группы элементов сравнения, дополнительный блок первой группы регистров числа, блок второй группы индикаторов, дополнительный блок второй группы регистров числа, дополнительный блок второй группы элементов сравнения, второй блок расширения памяти, пятый элемент задержки, блок сравнения семантических элементов, причем, первая и вторая группы входов по К входам в каждой блока сравнения семантических элементов подключены соответственно к дополнительным К выходам блока задания программ обучения и дополнительным К выходам блока ввода ответных действий оператора, где К≥3 и К<3, а первый и второй выходы блока сравнения семантических элементов подключены соответственно к третьему входу первого счетчика и входу пятого элемента задержки, выход которого подключен к управляющему входу дополнительного блока первой группы элементов сравнения, К входов которого подключены к соответствующим К выходам первого блока расширения памяти, а К входов первого блока расширения памяти подключены к первым К входам первого блока памяти, К выходов дополнительного блока первой группы элементов сравнения подключены к соответствующим К входам дополнительного блока первой группы регистров числа и кроме того каждый из К выходов дополнительного блока первой группы элементов сравнения подключен к выходу первого счетчика, К выходов дополнительного блока первой группы регистров числа подключены в параллель к первой группе из К входов первого элемента ИЛИ и первой группе из К входов сумматора, а вторые группы из К входов первого элемента ИЛИ и сумматора подключены в параллель к соответствующим К входам дополнительного блока второй группы регистров числа, К входов которого подключены к соответствующим К выходам дополнительного блока второй группы элементов сравнения и каждый из К входов дополнительного блока второй группы регистров числа подключен к выходу второго счетчика, К входов дополнительного блока второй группы элементов сравнения подключены к соответствующим К выходам второго блока расширения памяти, и каждый из К входов дополнительного блока второй группы элементов сравнения подключены к первому входу второго счетчика, а К входов второго блока расширения памяти подключены к первым К входам второго блока памяти, причем К дополнительных выходов сумматора подключены к соответствующим дополнительным К входам первого дешифратора, к дополнительным выходам которого подключены К дополнительных входов блока первой группы элементов ИЛИ и дополнительные выходы которого подключены к соответствующим К входам блока второй группы индикаторов, а четвертый вход блока задания программы обучения является запускающим входом устройства.An operator training device containing a first memory block, N outputs of which are connected to the corresponding N inputs of the first block of the group of comparison elements, where N = 3,4 ..., N outputs of which are connected to the corresponding N inputs of the first block of the group of number registers, N outputs of the first block of number registers are connected to the first groups of N inputs in each adder and the first OR element, N outputs of the adder are connected to the corresponding N inputs of the first decoder, N outputs of which are connected to N inputs of the block of the first group of OR elements, N in the outputs of which are connected to the N inputs of the block of the first group of indicators, the block of the second group of number registers, the N outputs of which are connected to the second groups of inputs of N inputs in each first OR element and the adder, and the N inputs of the block of the second group of number registers are connected to the corresponding N outputs of the block the second group of comparison elements, N inputs of which are connected to N outputs of the second memory block, N inputs of which are connected to the corresponding N inputs of the first memory block and simultaneously to N outputs of the second decoder, the first and second inputs whose odes are connected to the corresponding outputs of the third counter, and its first and second inputs of the third counter are connected respectively to the first and second inputs of the sixth OR element and simultaneously to the second input of the first counter and the second input of the seventh OR element, the output of which is connected simultaneously to the first inputs of the first and the second counters and to N outputs of the second memory block, the second input of the second counter is connected to the output of the fourth delay element, the input of which is connected to the first inputs of the sixth OR element, the third about the counter, the second input of the first counter and the input of the first delay element, the output of the first delay element is connected in parallel to the first input of the training program task unit and the first input of the seventh OR element, the second input of which is connected to the first output of the training program task unit, the first and second groups the N outputs in each block of the task of the training program are connected respectively to the N inputs of the display panel and the comparison block, the first and second outputs of the comparison block are connected respectively to the third input of the first the counter and the input of the first delay element, and its first and second inputs are connected to the first and second outputs of the operator response input block, the second and third outputs of the training program task block are connected respectively to the first and second inputs of the fifth OR element, the output of which is connected to the first input a pulse generator, the second input of which is connected to the output of the sixth OR element, and the output of the pulse generator is connected to the third input of the second counter, the output of which is connected to each of the N outputs of the second unit groups of comparison elements, the output of the first element OR is connected to the input of the third delay element, the output of which is connected to an additional input of the adder, the output of the first counter connected to each of the N outputs of the first block of the group of comparison elements, and the output of the first delay element connected to an additional input of the first block groups of comparison elements, characterized in that the first block of memory expansion, an additional block of the first group of comparison elements, an additional block of the first group of number registers are introduced, a block of a second group of indicators, an additional block of a second group of number registers, an additional block of a second group of comparison elements, a second memory expansion unit, a fifth delay element, a semantic element comparison unit, and the first and second groups of inputs are connected to the inputs in each semantic element comparison unit respectively, to the additional To the outputs of the unit for setting training programs and the additional To the outputs of the unit for inputting the operator’s response, where K≥3 and K <3, and the first and second outputs of the comparison unit semantic elements are connected respectively to the third input of the first counter and the input of the fifth delay element, the output of which is connected to the control input of an additional block of the first group of comparison elements, the inputs of which are connected to the corresponding outputs of the first memory expansion unit, and the inputs of the first memory expansion unit are connected to first To the inputs of the first memory block, To the outputs of the additional block of the first group of comparison elements are connected to the corresponding To the inputs of the additional block of the first groups of number registers and, in addition, each of the K outputs of the additional block of the first group of comparison elements is connected to the output of the first counter, The outputs of the additional block of the first group of number registers are connected in parallel to the first group of K inputs of the first OR element and the first group of K inputs of the adder, and the second groups of K inputs of the first OR element and the adder are connected in parallel to the corresponding K inputs of an additional block of the second group of number registers, the inputs of which are connected to the corresponding K output Am additional block of the second group of comparison elements and each of the K inputs of the additional block of the second group of number registers is connected to the output of the second counter, The inputs of the additional block of the second group of comparison elements are connected to the corresponding K outputs of the second memory expansion unit, and each of the K inputs of the additional block of the second groups of comparison elements are connected to the first input of the second counter, and the K inputs of the second memory expansion unit are connected to the first K inputs of the second memory block, and K will complement The total outputs of the adder are connected to the corresponding additional To the inputs of the first decoder, to the additional outputs of which are connected To the additional inputs of the block of the first group of elements OR and the additional outputs of which are connected to the corresponding To the inputs of the block of the second group of indicators, and the fourth input of the task unit of the training program is the trigger input of the device .