Claims (1)
Самокорректирующееся дискретное устройство, содержащее исходную схему, кодирующее устройство, избыточную схему, декодирующее устройство, входы устройства подключены к исходной схеме, выходы которой подключены к входам кодирующего и декодирующего устройств, отличающееся тем, что дополнительно содержит блок сравнения, первый дешифратор, второй дешифратор, третий дешифратор, с первого по седьмой элементы неравнозначности, с первого по третий элементы И, с первого по третий элементы ИЛИ, элемент НЕ, причем входы устройства подключены к входам исходной схемы, выходы которой подключены к входам кодирующего устройства, декодирующего устройства и к первым входам с пятого по шестой элементов неравнозначности, выходы которых являются выходами устройства, первая группа выходов кодирующего устройства подключена к первым входам блока сравнения и к входам первого элемента неравнозначности, выход которого подключен к первому входу второго элемента неравнозначности, вторая группа выходов кодирующего устройства подключена к вторым входам блока сравнения и к входам третьего элемента неравнозначности, выход которого подключен к первому входу четвертого элемента неравнозначности, третий и четвертый выходы кодирующего устройства подключены соответственно к вторым входам второго и четвертого элементов неравнозначности, выходы которых подключены к входам первого элемента ИЛИ, выходы декодирующего устройства подключены к третьим входам блока сравнения, первая группа выходов которого подключена к входам первого дешифратора, первые выходы которого подключены к первым входам с первого по третий элементов И, а второй выход подключен к первому входу третьего дешифратора, вторая группа выходов блока сравнения подключена к входам второго дешифратора, первая группа выходов которого подключена к вторым входам с первого по третий элементов И, второй выход второго дешифратора подключен к второму входу третьего дешифратора, выходы которого подключены к входам второго элемента ИЛИ, выходы первого и второго элементов ИЛИ подключены к входам третьего элемента ИЛИ, выход которого через элемент НЕ подключен к третьим входам с первого по третий элементов И и является выходом устройства, выходы с первого по третий элементов И подключены к вторым входам с пятого по седьмой элементов неравнозначности, выходы которых являются выходами устройства.A self-correcting discrete device containing an original circuit, an encoding device, a redundant circuit, a decoding device, the inputs of the device are connected to the original circuit, the outputs of which are connected to the inputs of the encoding and decoding devices, characterized in that it further comprises a comparison unit, a first decoder, a second decoder, and a third a decoder, from the first to the seventh elements of disambiguation, from the first to the third elements AND, from the first to the third elements OR, the element NOT, and the inputs of the device are connected to the input I will give the original circuit, the outputs of which are connected to the inputs of the encoding device, the decoding device, and to the first inputs from the fifth to sixth elements of the disambiguation, the outputs of which are the outputs of the device, the first group of outputs of the encoding device is connected to the first inputs of the comparison unit and to the inputs of the first disambiguation element, the output which is connected to the first input of the second element of ambiguity, the second group of outputs of the encoder is connected to the second inputs of the comparison unit and to the inputs of the third element an ambiguity, the output of which is connected to the first input of the fourth element of ambiguity, the third and fourth outputs of the encoder are connected respectively to the second inputs of the second and fourth elements of ambiguity, the outputs of which are connected to the inputs of the first OR element, the outputs of the decoding device are connected to the third inputs of the comparison unit, the first the group of outputs of which is connected to the inputs of the first decoder, the first outputs of which are connected to the first inputs from the first to third elements of And, and the second the first output is connected to the first input of the third decoder, the second group of outputs of the comparison unit is connected to the inputs of the second decoder, the first group of outputs of which is connected to the second inputs from the first to third elements AND, the second output of the second decoder is connected to the second input of the third decoder, the outputs of which are connected to the inputs of the second OR element, the outputs of the first and second OR elements are connected to the inputs of the third OR element, the output of which through the element is NOT connected to the third inputs from the first to third elements AND and I It wishes to set up the output device outputs the first to third AND gates are connected to second inputs of the fifth to seventh nonequivalence elements whose outputs are the outputs of the device.