SU646438A1 - Code converter - Google Patents
Code converterInfo
- Publication number
- SU646438A1 SU646438A1 SU772488269A SU2488269A SU646438A1 SU 646438 A1 SU646438 A1 SU 646438A1 SU 772488269 A SU772488269 A SU 772488269A SU 2488269 A SU2488269 A SU 2488269A SU 646438 A1 SU646438 A1 SU 646438A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- code converter
- input
- output
- code
- zero
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
(54) КОДОВЫЙ ПРЕОБРАЗОВАТЕЛЬ(54) CODE CONVERTER
одключен к lUHHe установки 7, a едиичный выход - к пр мому выходу даного разр да входного регистра 3. Выход второго элемента И-НЕ 6 подключен к единичному входу RS -триггера 8, нулевой вход которого соединен с шиной установки 7, а единичный выход - с инверсньм выходом данного разр да входного регистра 3..It is connected to the lUHHe of installation 7, and the single output is to the direct output of this bit of the input register 3. The output of the second element IS-NOT 6 is connected to the single input of RS trigger 8, the zero input of which is connected to the installation bus 7, and the single output is with inverse output of this bit of input register 3 ..
Функционирует кодовый преобразователь следующим образом. В исходном состо нии на шину установки 7 полаетс нулевой логический уровень, в результате чегоТ 5-триггеры 4 и 8 устанавливаютс в нулевое состо ние и на выходных шинах 2 оказываютс нулевые логические уровни, По входным шинам 5 подаетс входной код, который записываетс во всех -триггеpax 4,кроме того разр да; который содержит 1 9-триггер 8. Далее на шину установки 7 подаетс единичный логический уровень, и один триггеров переключаетс в единичное состо ние. В результате этого дешифратор 1 вырабатывает соответствующий выходной код. Далее на шину установки 7 вновь подаетс нулевой логический уровень, и на входной, регистр 3 подаетс новый входной код.The code converter functions as follows. In the initial state, the bus 7 is set to the zero logic level, as a result of which the T-triggers 4 and 8 are set to the zero state and the output buses 2 have zero logic levels. An input code is fed to the input buses 5, which is written to all trigger 4, besides that bit; which contains a 1 9 flip-flop 8. Next, a single logic level is applied to the setup bus 7, and one flip-flop is switched to one state. As a result, the decoder 1 generates the corresponding output code. Next, a zero logic level is fed back to the setup bus 7, and a new input code is fed to the input register 3.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772488269A SU646438A1 (en) | 1977-05-06 | 1977-05-06 | Code converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772488269A SU646438A1 (en) | 1977-05-06 | 1977-05-06 | Code converter |
Publications (1)
Publication Number | Publication Date |
---|---|
SU646438A1 true SU646438A1 (en) | 1979-02-05 |
Family
ID=20709935
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU772488269A SU646438A1 (en) | 1977-05-06 | 1977-05-06 | Code converter |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU646438A1 (en) |
-
1977
- 1977-05-06 SU SU772488269A patent/SU646438A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3687407T2 (en) | Logical circuit with interconnected multi-port flip-flops. | |
SU646438A1 (en) | Code converter | |
NO154325C (en) | DEVICE FOR MONITORING A WHEEL RADIATOR. | |
SU1536509A1 (en) | Code converter | |
SU541279A1 (en) | Pulse shaper | |
SU1622942A1 (en) | Device for selecting channels | |
SU663122A1 (en) | Device for distortion of start-stop text | |
SU752806A1 (en) | Reversible pulse distributor | |
SU834860A1 (en) | Triangular voltage generator | |
SU997032A1 (en) | Device for adding in redundancy binary notation | |
SU473181A1 (en) | Device for comparing binary numbers | |
JPS57139851A (en) | Serial-parallel converter | |
SU718904A1 (en) | Delay device | |
SU818017A1 (en) | Logic ''m from n''device | |
SU1569972A1 (en) | Signal distributor by ten channels | |
SU758122A1 (en) | Information input arrangement | |
SU1034184A1 (en) | Device for selecting channel | |
SU387524A1 (en) | PULSE DISTRIBUTOR | |
SU612240A1 (en) | Converter of the integer part of binary code into binary-decimal one | |
SU1188871A2 (en) | First single pulse discriminator | |
SU484517A1 (en) | Number Comparison Device | |
SU744732A1 (en) | Two-cycle shift register | |
SU1007197A1 (en) | Logic element | |
SU879773A1 (en) | Code converter | |
KR920015712A (en) | Selective pulse generator circuit device |