SU484517A1 - Number Comparison Device - Google Patents

Number Comparison Device

Info

Publication number
SU484517A1
SU484517A1 SU1969666A SU1969666A SU484517A1 SU 484517 A1 SU484517 A1 SU 484517A1 SU 1969666 A SU1969666 A SU 1969666A SU 1969666 A SU1969666 A SU 1969666A SU 484517 A1 SU484517 A1 SU 484517A1
Authority
SU
USSR - Soviet Union
Prior art keywords
trigger
state
input
signal
output
Prior art date
Application number
SU1969666A
Other languages
Russian (ru)
Inventor
Александр Григорьевич Скорик
Original Assignee
Предприятие П/Я М-5651
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я М-5651 filed Critical Предприятие П/Я М-5651
Priority to SU1969666A priority Critical patent/SU484517A1/en
Application granted granted Critical
Publication of SU484517A1 publication Critical patent/SU484517A1/en

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Description

Пусть, например, число (фиг. 2 г), а число (фиг. 2 д) в п теричной системе .Let, for example, the number (fig. 2 d), and the number (fig. 2 d) in the five-dimensional system.

Перед началом работы триггеры 4 и 5 устанавливаютс  в нулевое состо ние сигналом по шине «Сброс 13. При этом иа инверсном выходе триггера 5 по вл етс  единичный потенциал . Сигнал старшего разр да со входа 9 числа В (фиг. 2 д) не измен ет состо ни  триггера 4, а сигнал числа А (фиг. 2е), совпада  с последовательностью (фиг. 26), перебросит триггер 4 в единичное состо ние (фиг. 2 ж), сигнал с выхода 8 генератора синхросигналов 6 через элемент «И 2 устанавливает триггер 5 в единичное состо ние (фиг. 2з). При этом вырабатываетс  сигнал , который в дальнейшем не измен етс  при любых значени х младших разр дов.Before the start of operation, the triggers 4 and 5 are set to the zero state by a bus signal Reset 13. At this inverse output of the trigger 5, a single potential appears. The high-order signal from input 9 of number B (fig. 2 d) does not change the state of trigger 4, and the signal of number A (fig. 2e), coinciding with the sequence (fig. 26), flips trigger 4 into one state ( Fig. 2 g), the signal from the output 8 of the clock signal generator 6 through the element "I 2" sets the trigger 5 to one state (Fig. 2h). In this case, a signal is produced, which does not change in the future for any values of the lower bits.

Рассмотрим другой случай, когда (фиг. 2 и), а В 23. В этом случае сигналы старших разр дов А и В совпадают, ио поскольку сигнал на входе установки в единичное состо ние триггера 4 заканчиваетс  раньше , то триггер 4 остаетс  в состо нии «О и сигнал иа выходе элемента «И 2 не по вл етс . Сигнал второго разр да числа А перебросит триггер 4 в единичное состо ние, поConsider another case where (Fig. 2 and), and B 23. In this case, the signals of the higher bits A and B are the same, and since the signal at the input of the unit to the one state of the trigger 4 ends earlier, the trigger 4 remains in state "O and the signal output element" And 2 does not appear. The signal of the second digit of the number A flips trigger 4 into one state, according to

сигнал числа В оп ть возвратит его в «О и состо ние триггера 5 не изменитс , что соответствует значению .the signal of the number B will again return it to "O" and the state of the trigger 5 will not change, which corresponds to the value.

Описанна  схема может найти применение в устройствах с фазоимпульсным принципом представлени  информации.The described scheme can be used in devices with a phase-impulse principle of information representation.

Предмет изобретени Subject invention

Устройство дл  сравнени  чисел, содержащее генератор синхросигналов, триггеры и элементы «И и «ИЛИ, отличающеес  тем, что, с целью упрощени  устройства, в нем перва  входна  шина через элемент «И, другой вход которого подключен к первомуA device for comparing numbers, comprising a clock signal generator, triggers and AND and OR elements, characterized in that, in order to simplify the device, there is a first input bus through an AND element, the other input of which is connected to the first

выходу генератора синхросигналов, соединена со входом установки триггера в единичное состо ние, а его вход установки в нулевое состо ние соединен с выходом элемента «И Л Pi, входы которого соединены со второй входной шиной и шиной «Сброс, пр мой выход триггера через другой элемент «И, второй вход которого соединен со вторым выходом генератора синхросигналов, нодключен ко входу установки в единичноеclock generator output, is connected to the trigger setup input in one state, and its zero setup input is connected to the output of the element IL Pi, whose inputs are connected to the second input bus and the reset bus, direct trigger output through another element "And, the second input of which is connected to the second output of the clock signal generator, is connected to the installation input in the unit

состо ние другого триггера, вход установки в нулевое состо ние которого соедипен с шиной «Сброс.the state of another trigger, the input of the installation in the zero state of which is connected to the bus "Reset.

W ф.W f.

Сброс ч 1JReset h 1J

::::

пP

-0-0

/2/ 2

Фиг. 2FIG. 2

SU1969666A 1973-11-05 1973-11-05 Number Comparison Device SU484517A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1969666A SU484517A1 (en) 1973-11-05 1973-11-05 Number Comparison Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1969666A SU484517A1 (en) 1973-11-05 1973-11-05 Number Comparison Device

Publications (1)

Publication Number Publication Date
SU484517A1 true SU484517A1 (en) 1975-09-15

Family

ID=20567506

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1969666A SU484517A1 (en) 1973-11-05 1973-11-05 Number Comparison Device

Country Status (1)

Country Link
SU (1) SU484517A1 (en)

Similar Documents

Publication Publication Date Title
SU484517A1 (en) Number Comparison Device
SU466508A1 (en) Device for comparing binary numbers
SU515161A1 (en) Multistable trigger
SU549802A1 (en) Parallel binary code to pulse-pulse code converter
SU411648A1 (en)
SU1767701A1 (en) Decoder
SU450162A1 (en) Tunable phase-pulse multi-stable element
SU591859A1 (en) Device for module three remnant forming
SU754408A1 (en) Device for comparing binary numbers with tolerances
SU1481761A1 (en) Device for determining the most-significant bit
SU476686A1 (en) Trigger Failure Device
SU481137A1 (en) Majority element
SU476668A1 (en) Multistable trigger
SU408270A1 (en) DEVICE FOR OBTAINING DERIVATIVE
SU1238233A1 (en) Controlled frequency divider
SU1376083A1 (en) Random event flow generator
SU549803A2 (en) The converter of the binary decimal code "12222" in the unitary code
SU498644A1 (en) Digital recording device
SU1555839A1 (en) Pulse repetition frequency multiplier
SU657435A1 (en) K-digit pulse-phase adder
SU546884A1 (en) Dividing device
SU744526A1 (en) Equilibrium code shaper
SU558403A1 (en) Binary counter
SU864535A1 (en) Device for monitoring pulse loss
SU586552A2 (en) Device for shaping rectangular pulse trains