SU718904A1 - Delay device - Google Patents
Delay device Download PDFInfo
- Publication number
- SU718904A1 SU718904A1 SU782648896A SU2648896A SU718904A1 SU 718904 A1 SU718904 A1 SU 718904A1 SU 782648896 A SU782648896 A SU 782648896A SU 2648896 A SU2648896 A SU 2648896A SU 718904 A1 SU718904 A1 SU 718904A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- source
- register
- shift register
- Prior art date
Links
Landscapes
- Pulse Circuits (AREA)
Description
В устройстве источник входной импульсной последовательности подключен к входу реверсивного регистра сдвига 3 и через инвертор I j входу сдвига информации реверсивного регистра 3 сдвига и к одному из входов логического элемента И 2, вход которого подключен к источнику тактовых импульсов и к тактовому входу Ti регистра сдвига 3, третий вход логического элемента И 2 подключен к входу первой чейки регистра 3.In the device, the source of the input pulse sequence is connected to the input of the reverse shift register 3 and through the inverter I j to the input of the shift information of the reverse register 3 of the shift and to one of the inputs of the logic element 2, whose input is connected to the source of clock pulses and to the clock input Ti of the shift register 3 , the third input of the logic element And 2 is connected to the input of the first cell of the register 3.
Устройство работает следующим образом .The device works as follows.
В исходном положении регистр 3 сброшен и несмотр на то, что на вход сдвига информации от инвертора 1 поступает разрешающий потенциал, на выходе устройства (выход элемента И 2) импульсна последовательность отсутствует, так как отсутствует информаци в первой чейке регистра 3. На момент прихода входной импульсной последовательности через инвертор 1 снимаетс разрешение на сдвиг информации, а входна импульсна последовательность вводитс в регистр 3 тактовыми импульсами по входу TI. По окончаниивходной импульсной последовательности с инвертора 1 на вход сдвига поступает разрешающий потенциал и тактовыми импульсами по входу TI информаци в регистре будет сдвигатьс влево..In the initial position, the register 3 is cleared and despite the fact that the resolving potential arrives at the input of the information shift from inverter 1, at the output of the device (output of the AND 2 element) the pulse sequence is absent because there is no information in the first cell of the register 3. At the time of arrival the pulse sequence through inverter 1 removes the resolution to shift the information, and the input pulse sequence is entered into the register in 3 clock pulses at the input TI. Upon termination of the input pulse sequence from inverter 1, the enable potential arrives at the shift input and the clock pulses at the input TI information in the register will shift to the left.
Одновременно со сдвигом информации тактовые импульсы поступают на выход устройства через логический элемент И 2, так как с выхода инвертора 1 и первой Simultaneously with the shift of information, the clock pulses arrive at the output of the device through the logical element I 2, since from the output of the inverter 1 and the first
чейки регистра 3 подаютс разрешающие потенциалы.register cells 3 are supplied with resolution potentials.
Импульсы на выходе устройства по вл ютс до тех пор, пока полностью из регистра не будет выдвинута входна импульсна последовательность, а количество импульсов на выходе устройства будет соответствовать количеству импульсов во входной последовательности импульсов.Pulses at the output of the device appear until the input pulse sequence is fully extended from the register, and the number of pulses at the output of the device corresponds to the number of pulses in the input pulse sequence.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU782648896A SU718904A1 (en) | 1978-07-25 | 1978-07-25 | Delay device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU782648896A SU718904A1 (en) | 1978-07-25 | 1978-07-25 | Delay device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU718904A1 true SU718904A1 (en) | 1980-02-29 |
Family
ID=20778914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU782648896A SU718904A1 (en) | 1978-07-25 | 1978-07-25 | Delay device |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU718904A1 (en) |
-
1978
- 1978-07-25 SU SU782648896A patent/SU718904A1/en active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SU718904A1 (en) | Delay device | |
| SU743036A1 (en) | Digital information shifting device | |
| SU552684A1 (en) | Device for generating a signal corresponding to the middle of a pulse train or pulse envelope interval | |
| SU617782A1 (en) | Sensory switch | |
| SU643869A1 (en) | Arrangement for discriminating and subtracting first pulse from pulse train | |
| SU617846A1 (en) | Divider of frequency by six | |
| SU1503065A1 (en) | Single pulse shaper | |
| SU556500A1 (en) | Memory register for shift register | |
| SU702341A1 (en) | Voltage comparator | |
| SU455469A1 (en) | Pulse expander | |
| SU790232A1 (en) | Pulse train frequency converting device | |
| SU482899A1 (en) | Divider by 5 | |
| SU855973A1 (en) | Single pulse shaper | |
| SU1569972A1 (en) | Signal distributor by ten channels | |
| SU879773A1 (en) | Code converter | |
| SU598066A1 (en) | Decoder | |
| SU902014A1 (en) | Homogenious markov process generator | |
| SU1001468A1 (en) | Pulse forming-distributing device | |
| SU675418A1 (en) | Information input arrangement | |
| SU646438A1 (en) | Code converter | |
| SU875608A1 (en) | Device for programmed delay of pulses | |
| SU632072A1 (en) | Single pulse generator | |
| SU676985A1 (en) | Information input arrangement | |
| SU652618A1 (en) | Memory cell for shift register | |
| SU790120A1 (en) | Pulse synchronizing device |