SU455469A1 - Pulse expander - Google Patents
Pulse expanderInfo
- Publication number
- SU455469A1 SU455469A1 SU1910900A SU1910900A SU455469A1 SU 455469 A1 SU455469 A1 SU 455469A1 SU 1910900 A SU1910900 A SU 1910900A SU 1910900 A SU1910900 A SU 1910900A SU 455469 A1 SU455469 A1 SU 455469A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- pulse
- pulses
- control unit
- counting
- Prior art date
Links
Landscapes
- Measuring Frequencies, Analyzing Spectra (AREA)
Description
1one
Изобретение относитс к измерительной и вычислительной технике и может использоватьс дл расширени длительности входных импульсов в целое число раз.The invention relates to measuring and computing techniques and can be used to extend the duration of input pulses by an integer number.
Известен расширитель импульсов, содержащий блок управлени , двоичный счетчик и генератор счетных импульсов, соединенный выходом с входом одной схемы «И блока управлени непосредственно, а с входом другой схемы «И через делитель частоты.A pulse extender is known that contains a control unit, a binary counter and a counting pulse generator connected directly to the input of one circuit AND of the control unit, and to the input of another circuit AND through a frequency divider.
Однако известный расширитель импульсов позвол ет осуш,ествить преобразование только периодически повтор юш,ихс импульсов с периодом Т.However, the well-known pulse expander allows to dry only the periodical repetition of their pulses with a period T.
Цель изобретени - линейное расширение одиночных импульсов и импульсов с переменным периодом повторени .The purpose of the invention is linear expansion of single pulses and pulses with a variable repetition period.
Эта цель достигаетс тем, что двоичный счетчик расширител выполнен по реверсивной схеме с триггером знака, подсоединенным одним входом к источнику входного сигнала, а другим входом к выходу переноса упом нутого счетчика.This goal is achieved in that the expander binary counter is implemented in a reversible circuit with a sign trigger connected by one input to an input source and the other input to the transfer output of said counter.
На чертеже изображен предложенный расширитель импульсов.The drawing shows the proposed pulse extender.
Он содержит блок управлени 1, двоичный счетчик 2, выполненный по реверсивной схеме, делитель 3 частоты повторени счетных импульсов . Блок управлени 1 состоит из двух логических схем «И 4 и 5, выходы которыхIt contains a control unit 1, a binary counter 2, performed by a reversing circuit, a divider 3 of the counting pulse frequency. The control unit 1 consists of two logical circuits "And 4 and 5, the outputs of which
соединены с входами логической схемы «ИЛИ 6 и триггера знака 7, выходы которого подсоединены к шине сложени 8 и к шине вычитани 9. Типова чейка двоичногоconnected to the inputs of the logic circuit "OR 6 and the trigger of the sign 7, the outputs of which are connected to the addition bus 8 and to the subtraction bus 9. The typical binary cell
счетчика состоит из триггера 10 со счетным запуском, двух логических элементов «И 11 и 12 и логического элемента «ИЛИ 13. Выход 14 генератора счетных пмпульсов соединен с первым входом блока управленп the counter consists of a trigger 10 with a counting start, two logical elements "And 11 and 12 and a logical element" OR 13. The output 14 of the generator of counting impulses is connected to the first input of the control unit
( чейка «И 4) и входом делител 3 частоты повторени импульсов, выход которого соединен с вторым входом блока управлени ( чейка «И 5). Вход 15 соединен с источником входного сигнала вторым входом логической(Cell "AND 4) and the input of the divider 3 pulse repetition frequency, the output of which is connected to the second input of the control unit (cell" AND 5). Input 15 is connected to the input source by the second input logic
чейки «И 4 и раздельным входом триггера знака 7, второй вход которого соединен с выходом переноса 16 двоичного счетчика. Выходом расширител импульсов вл етс клемма 17, соединенна с шиной вычитани 9.cells "And 4 and a separate input trigger sign 7, the second input of which is connected to the output of the transfer 16 binary counter. The output of the pulse expander is terminal 17 connected to the subtraction bus 9.
Входной импульс, подлежащий расширению, с входа 15 поступает на схему «И 4, разреша прохождение счетных импульсов по первому входу с частотой FI через схему «ИЛИ 6 на вход двоичного счетчика. Первый счетный импульс переводит все чейки двоичного счетчика в нулевое положение с последующим подсчетом числа поступивших импульсов в пределах длительности входного импульса. Задним фронтом входного импульса триггерThe input pulse to be expanded from input 15 is fed to the circuit "AND 4, allowing the passage of the counting pulses on the first input with a frequency of FI through the circuit" OR 6 to the input of a binary counter. The first counting pulse translates all the cells of the binary counter to the zero position, followed by counting the number of incoming pulses within the duration of the input pulse. Trailing edge of input pulse trigger
знака 7 переводитс в противоположное СОсто ние равновеси , выдава на шину вычнтани двоичного счетчика высокий потенциал. С окончанием входного импульса счетные импульсы с частотой FZ с выхода делител 3 через второй вход блока управлени ( чейка «И 5) и схему «ИЛИ 6 поступают на вход двоичного счетчика. Происходит считывание числа заполненных импульсов с тактовой частотой 2. В процессе считывани счетчик занимает нулевое состо ние, и следующим импульсом считывани двоичный счетчик занимает состо ние заполненных чеек, когда на нижних плечах всех триггерных чеек по вл етс высокий потеицпал, который с выхода переноса 16 последней чейки счетчика поступает на второй вход триггера знака 7 блока управлени , перевод его в исходное состо ние . Высокий потенциал снимаетс с шины вычитани 9, и расширитель импульсов подготовлен дл преобразовани следуюп его входного импульса. Коэффициент расширени импульсов не зависит от частоты счетных импульсов , а определ етс коэффициентом делени делител частоты повторени счетных импульсов .Sign 7 is transferred to the opposite equilibrium state, giving a high potential to the binary counter. With the end of the input pulse, the counting pulses with a frequency FZ from the output of divider 3 through the second input of the control unit (cell "AND 5) and the scheme" OR 6 arrive at the input of the binary counter. The number of filled pulses is read with a clock frequency of 2. During the reading process, the counter occupies the zero state, and the binary counter takes the state of the filled cells with the next read pulse, when the lower edges of all trigger cells appear high, which is the last The counter cells are fed to the second input of the trigger of the sign 7 of the control unit, bringing it to its initial state. The high potential is removed from the subtraction bus 9, and the pulse expander is prepared to convert the next input pulse. The pulse expansion factor does not depend on the frequency of the counting pulses, but is determined by the division ratio of the repetition frequency divider of the counting pulses.
Предмет изобретени Subject invention
Расширитель импульсов, содержащий блок управлени , двоичный счетчик и генератор счетных импульсов, соединенный выходом с входом одной схемы «И блока управлени непосредственно, а с входом другой схемы «И через делитель частоты, отличающийс тем, что, с целью линейного расширени одиночных импульсов и импульсов с переменным периодом повторени , двоичный счетчик выполнен ио реверсивной схеме с триггером знака , подсоединенным одним входом к источнику входного сигнала, а другим входом к выходу переноса упом нутого счетчика.A pulse expander containing a control unit, a binary counter and a generator of counting pulses connected by an output to the input of one circuit And the control unit directly, and to an input of another circuit And through a frequency divider, characterized in that for the purpose of linear expansion of single pulses and pulses with a variable repetition period, the binary counter is made by a reverse circuit with a character trigger connected by one input to the input source and the other input to the transfer output of said counter.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1910900A SU455469A1 (en) | 1973-04-23 | 1973-04-23 | Pulse expander |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1910900A SU455469A1 (en) | 1973-04-23 | 1973-04-23 | Pulse expander |
Publications (1)
Publication Number | Publication Date |
---|---|
SU455469A1 true SU455469A1 (en) | 1974-12-30 |
Family
ID=20550452
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1910900A SU455469A1 (en) | 1973-04-23 | 1973-04-23 | Pulse expander |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU455469A1 (en) |
-
1973
- 1973-04-23 SU SU1910900A patent/SU455469A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU455469A1 (en) | Pulse expander | |
SU440795A1 (en) | Reversible binary counter | |
SU743036A1 (en) | Digital information shifting device | |
SU594530A1 (en) | Shift register storage cell | |
SU1277387A2 (en) | Pulse repetition frequency divider | |
SU553749A1 (en) | Scaling device | |
SU488344A1 (en) | Reversible distributor | |
SU864577A1 (en) | T flip-flop | |
SU508956A1 (en) | Electronic morse code sensor | |
SU374586A1 (en) | GENERATOR OF RECURRENT SEQUENCE WITH SELF-MONITOR | |
SU902014A1 (en) | Homogenious markov process generator | |
SU364964A1 (en) | ALL-UNION PAT? 111110-1 SHYAP? | |
SU790349A1 (en) | Frequency divider with odd division coefficient | |
SU855732A1 (en) | Shift register | |
SU999148A1 (en) | Single pulse shaper | |
SU481919A1 (en) | Digital-to-analog differentiation device | |
SU436340A1 (en) | GENERATOR Pseudo-Accidental BINARY NUMBERS | |
SU1170608A1 (en) | Pulse repetition frequency divider with variable countdown | |
SU408270A1 (en) | DEVICE FOR OBTAINING DERIVATIVE | |
SU718904A1 (en) | Delay device | |
SU790232A1 (en) | Pulse train frequency converting device | |
SU580634A1 (en) | Pulse frequency multiplier | |
SU437061A1 (en) | Markov Chain Generator | |
SU1061238A1 (en) | Pulse repetition frequency multiplier | |
SU427388A1 (en) | DEVICE SHIFT |