SU552684A1

SU552684A1 - Device for generating a signal corresponding to the middle of a pulse train or pulse envelope interval

Info

Publication number: SU552684A1
Application number: SU1123734A
Authority: SU
Inventors: Леонид Максович Барденштейн; Арон Годович Пинчук
Priority date: 1966-12-30
Filing date: 1966-12-30
Publication date: 1977-03-30

Description

пульсов 1 в виде двух граничных импульсов подводитс к линии задержки 3, от отводов которой сигнал подводитс к входам логических элементов 2i-2. К другим входам логических элементов 2i-2„ подаетс сигнал с выхода формировател импульсов 1. В момент совпадени во времени первого импульса , снимаемого с соответствующего отвода линии задержки 3 и второго импульса на ее входе, с соответствующего каскада совпадени 5 снимаетс импульс, который подводитс к второй линии задержки 4. Врем задержки отвода второй линии задержки беретс вдвое меньшим, чем задержка на соответствующем отводе линии задержки 3.pulses 1 in the form of two boundary pulses are supplied to the delay line 3, from whose outlets the signal is fed to the inputs of logic elements 2i-2. The other inputs of logic elements 2i-2 "are supplied with a signal from the output of pulse generator 1. At the time of coincidence in time of the first pulse removed from the corresponding retraction of the delay line 3 and the second pulse at its input, a pulse is taken from the corresponding coincidence cascade 5 the second delay line 4. The delay time for diverting the second delay line is half as long as the delay on the corresponding delay line 3.

На выходе линии задержки 3 по витс сигнал с интервалом, равным длительности огибающей , между передними фронтами обоих импульсов, а на выходе линии задержки 4 - сигнал через врем , равное сумме времени задержки линии задержки 3 или 4 и половины длительности огибающей. Это значит, что передний фронт этого сигнала во времени будет находитьс на середине интервала огибающей .The output of the delay line 3 is a signal with an interval equal to the envelope duration between the leading edges of both pulses, and the output of the delay line 4 is a signal at a time equal to the sum of the delay time of the delay line 3 or 4 and half the envelope duration. This means that the leading edge of this signal in time will be in the middle of the envelope interval.

Таким образом, с некоторой посто нной задержкой на выходах линий задержки 3 и 4 мы получаем с некоторой посто нной задержкой интервал огибающей и его середину.Thus, with a certain constant delay at the outputs of delay lines 3 and 4, we obtain with some constant delay the interval of the envelope and its middle.

Лини задержки 4 может быть исключена (фиг. 3), если с каскада совпадени 5 логических элементов снимать сигнал обратной пол рности и подводить его к соответствующим отводам линии задержки 3. Тогда с ее выхода будут сниматьс оба сигнала:The delay line 4 can be eliminated (Fig. 3), if from the cascade of coincidence of 5 logic elements remove the signal of reverse polarity and lead it to the corresponding taps of the delay line 3. Then both signals will be removed from its output:

сигнал пр мой пол рности И сигнал обратной пол рности.direct polarity signal And reverse polarity signal.

Предлагаемое устройство позвол ет определить как периодически следующую огибающую , так и одиночную или эпизодическую огибающую и получить импульс, соответствующий середине каждого интервала с некоторой посто нной, заранее известной задержкой .The proposed device makes it possible to determine both the periodically next envelope, and a single or episodic envelope and obtain an impulse corresponding to the middle of each interval with some constant, previously known delay.

Claims

1. A device for generating a signal corresponding to the middle of a pulse train or pulse envelope interval, containing a pulse shaper and logic elements, characterized in that, in order to improve speed, two delay lines are introduced into it,

In this case, the input of the first delay line is connected to the pulse shaper, the taps of the first delay line are connected to the first inputs of logic elements, the second inputs of which are connected to a common u, other connected to the input of the first delay line, and the outputs of logic elements are connected to the corresponding taps of the second line delays.

2. The device according to claim 1, characterized in that each logical element comprises a coincidence cascade and a driver connected in series.

Sources of information taken into account in the examination:

1. US patent No. 3204180, CL. 324-68, 1962 (prototype).

one

h