SU1173550A1

SU1173550A1 - Device for performing pierce function

Info

Publication number: SU1173550A1
Application number: SU843702927A
Authority: SU
Inventors: Сергей Иванович Шароватов
Original assignee: Предприятие П/Я В-2969
Priority date: 1984-02-20
Filing date: 1984-02-20
Publication date: 1985-08-15

Abstract

УСТРОЙСТВО ДЛЯ ВЫПОЛНЕНИЯ ОПЕРАЦИИ «ПИРСА, содержащее два троичных логических элемента, первую и вторую информационные, тактовую и выходную шины, тактова и перва информационные шины соединены соответственно с первыми входами первой и второй групп первого троичного логического элемента , выход которого соединен с первым входом первой группы второго троичного логического элемента, отличающеес тем, что, с целью расширени логических возможностей , в него введены треть информационна шина и третий троичный логический элемент, выход, первый и второй входы первой группы которого соединены соответственно с выходной шиной, с выходами первого и второго троичных логических элементов , второй вход первой группы и первый вход второй группы последнего из которых соединены соответственно с выходом первого троичного логического элемента и третьей информационной шиной, соединенной с первым входом второй группы третьего троичi ного логического элемента, втора информационна шина соединена с вторым входом второй группы первого троичного логического элемента.A DEVICE FOR PERFORMING THE OPERATION “PIRS” containing two ternary logic elements, the first and second information, clock and output buses, the clock and first information buses are connected respectively to the first inputs of the first and second groups of the first three-dimensional logic element, the output of which is connected to the first input of the first group The second ternary logical element, characterized in that, in order to expand the logical possibilities, a third information bus and a third ternary logical element are introduced into it, you one, the first and second inputs of the first group of which are connected respectively with the output bus, with the outputs of the first and second ternary logic elements, the second input of the first group and the first input of the second group of the last of which are connected respectively with the output of the first three-dimensional logic element and the third information bus connected with the first input of the second group of the third ternary logic element, the second information bus is connected to the second input of the second group of the first ternary logic element.

Description

СОWITH

СП ел Изобретение относитс к вычислительно технике и может быть использовано при про ектировании логических узлов информацион ных систем на троичных логических элемен тах с импульсными входами и выходами Целью изобретени вл етс расширени логических возможностей за счет выполне ни функции «Пирса не только от двух, но и от трех аргументов. Устройство дл выполнени операции «Пирса выполнено на трех троичных ло гических элементах, каждый из которых выполн ет троичные операции, описываемы табл. 1. Таблица 1 На фиг. 1 схема чески представлено устройство дл выполнени операции «Пирса ; на фиг. 2 - временна диаграмма его работы. Устройство дл выполнени операции «Пирса (фиг. 1) содержит три троичных логических элемента 1-3, тактовую шину 4, информационные шины 5, 6, 7, выходную шину 8. Шины 4 и 5 соединены соответственно с первыми входами первой и второй групп троичного логического элемента 1, выход которого соединен с первым входом первой группы троичного логического элемента 2, выход, первый и второй входы первой группы троичного логического элемента 3 соединены соответственно с шиной 8 и выходами троичных логических элементов 1 и 2; второй вход первой группы и первый вход второй группы последнего соединены соответственно с выходом троичного логического элемента 1 и с шиной 7, котора соединена с первым входом второй группы троичного логического элемента 3, шина 6 соединена с вторым входом второй группы троичного логического элемента 1. Система тактового питани устройства трехфазна . Тактовым импульсом первой фазы поступают положительные сигналы на шины 4-6 и считываетс информаци с элемента 3, причем на шину 4 поступают сигналы с тактовой частотой и, следовательно , при отсутствии информации на первом и втором входах второй группы элемента 1 он вл етс генератором положительных импульсов. Тактовым импульсом второй фазы поступают положительные сигналы на шину 7 и считываетс информаци с элемента 1. Тактовым импульсом третьей фазы считываетс информаци с элемента 2. Временные диаграммы (фиг. 2) иллюстрируют работу устройства в соответствии с табл. 2. На фиг. 2 прин ты следующие обозначени : временные диаграммы соответственно первой-третьей фаз тактового питани 9-11; временные диаграммы 12-14 соответственно сигналов на шинах 5-7; временные диаграммы 15-17 соответственно сигналов на элементах 1-3. Таблица 2The invention relates to computing technology and can be used to design logical nodes of information systems on ternary logic elements with pulse inputs and outputs. The aim of the invention is to expand the logical capabilities by performing the function of "Pierce not only from two, but also from three arguments. The device for performing the Pierce operation is performed on three ternary logical elements, each of which performs ternary operations, described in Table. 1. Table 1 FIG. 1 schematically shows a device for performing the Pier operation; in fig. 2 - time diagram of his work. The device for performing the Pier operation (Fig. 1) contains three ternary logic elements 1-3, a clock bus 4, information buses 5, 6, 7, an output bus 8. Bus 4 and 5 are connected respectively to the first inputs of the first and second groups of the ternary logic element 1, the output of which is connected to the first input of the first group of the ternary logic element 2, the output, the first and second inputs of the first group of the ternary logic element 3 are connected respectively to bus 8 and the outputs of the ternary logic elements 1 and 2; the second input of the first group and the first input of the second group of the latter are connected respectively to the output of the ternary logic element 1 and to the bus 7, which is connected to the first input of the second group of the ternary logic element 3, the bus 6 is connected to the second input of the second group of the ternary logic element 1. Clock system The power supply of the device is three-phase. The clock pulse of the first phase receives positive signals on buses 4-6 and information is read from element 3, and the clock 4 signals are sent to bus 4 and, therefore, in the absence of information on the first and second inputs of the second group of element 1, it is a generator of positive pulses . The second-phase clock pulse receives positive signals on the bus 7 and reads information from element 1. The third-phase clock pulse reads information from element 2. Timing diagrams (Fig. 2) illustrate the operation of the device in accordance with the table. 2. In FIG. 2 the following notation is accepted: timing diagrams of the first to third phases of the clock supply, 9-11; timing diagrams 12-14, respectively, signals on the tires 5-7; timing diagrams 15-17, respectively, the signals on the elements 1-3. table 2

Claims

DEVICE FOR PIRS OPERATION, containing two ternary logic elements, the first and second information buses, clock and output buses, clock and first information buses are connected respectively to the first inputs of the first and second groups of the first ternary logic element, the output of which is connected to the first input of the first groups of the second ternary logic element, characterized in that, in order to expand logical capabilities, a third information bus and a third ternary logic element are introduced into it, output, p the first and second inputs of the first group of which are connected respectively with the output bus, with the outputs of the first and second ternary logic elements, the second input of the first group and the first input of the second group of the last of which are connected respectively with the output of the first ternary logic element and the third information bus connected to the first the input of the second group of the third ternary logic element, the second information bus is connected to the second input of the second group of the first ternary logic element.